- 博客(4)
- 收藏
- 关注
RSS订阅原创 从零备战龙芯杯（三）——CPU设计实战loonarch版lab3同步RAM和异步RAM仿真、综合与实现（上）
WNS表示最长路径的违约值，TNS表示所有违约路径的总违约值。除了以上方法，我们也可以在左侧导航栏Implementation下，打开实现结果（Open Implementation design），生成时序报告（report timing summary）或资源报告（report utilization）。LUT为主要资源，也就是查找表的资源（FPGA的实现原理主要就是查找表），RAM为内部集成的同步RAM的资源，IO为FPGAI/O接口的资源，BUFG为FPGA内部集成的BUF的资源。
2025-07-25 15:09:20
367
原创 从零备战龙芯杯（二）——CPU设计实战loonarch版lab2寄存器堆仿真
实验环境中提供的寄存器堆源码为“两读一写”的结构，也就是有两个读端口（读端口没有使能位控制，表示永远使能）和一个写端口。其实很简单，如果访问没有加载过的位置，会显示X（高阻态），访问存过的位置，会显示写入的数据大小。前面有一个#2000和#1，part0部分有一个#10，所有其实是2011ns开始的。一、 创建工程：lab2。测试文件rf_tb.v。
2025-07-21 17:38:06
412
原创 从零备战龙芯杯（一）——CPU设计实战loonarch版lab1跑马灯（上）
约束文件这里，我改了的，实验指导书的约束文件是以前的fpga板子，现在龙芯的远程实验平台应该是换成了xc7a200tfbg676-2，不改的话上板测不了。创建工程可以自行去看实验指导书，就是芯片这里我是选的xc7a200tfbg676-2，可以去龙芯远程实验平台测，选指导书那个，好像测不了。然后新建约束文件，Add Sources ，点击Create File led_xdc.xdc。写好后，保存，可以跑一下仿真，点击RUN Behavioral Simulation。创建好后新建文件，点击左边的。
2025-07-15 17:53:07
653
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人