zyn1347806的博客

GDSII：它是用来描述掩模几何图形的事实标准，是二进制格式，内容包括层和几何图形的基本组成。CIF：（caltech intermediate format）,叫caltech中介格式，是另一种基本文本的掩模描述语言。LEF：（library exchange format）,叫库交换格式，它是描述库单元的物理属性，包括端口位置、层定义和通孔定义...

什么是SPEF SPEF是Standard Parasitic Extraction Format的缩写，用于描述芯片在PR之后实际电路中的R L C 的值。由于芯片的current loops非常窄也比较短，所以一般不考虑芯片的电感，所以通常SPEF中包含的寄生参数为RC值。SPEF被后端StarRC工具抽取并用于之后的STA。2.SPEF的模型SPEF支持一下三种net模型distribute net model reduced net model lumpp...

input delay和output delay是在SDC中经常会遇到的问题，看似简单其实还有很多模棱两可的问题的。特别是为什要设置input delay和output delay？常用的30%和70%的原因以及input delay和output delay有些情况下回设置负值。针对这些问题，我通过研究，把自己的一些总结进行记录，如有问题欢迎留言交流。目录input delay和output delay是什么？input delay和output delay是什么？对于一个芯片...

最近也是遇到了这个问题，通过周末的研究，感觉自己搞明白了，现在总结一下吧！整体的感受：没事多看看各种manual吧，上面讲的真的比网上说的好太多了，网上各种观点都有，难以确定谁对谁错。当然本文也是基于自己的理解，如有错误欢迎指正。positive setuphold timing check$setuphold函数在工艺厂商提供的工艺库模型中定义了工艺库中用到的所有cell的v...

In the OCV mode, PrimeTimeperforms a conservative analysis that allows both minimum and maximumdelays to apply to different paths at the same time.For a setup check, it uses maximum delaysfor t...

一个基本的Senario包括PVT三个要素。P Process是指Fab在生产过程中工艺、机台等的差异导致芯片的偏差。分为TT SS FF FS SF等这几类情况。 SS：slow NMOS and Slow PMOS FF：FastNMOS and FastPMOS其余的类推，这里的slow和fast指的是载流子迁移的速...