zyn1347806的博客

概述正常的一个工艺库包括了以下几种类型的cellfunc cell包括各种逻辑cell和时序cell power cell: MTCMOS，level shifter ，Retention reg， ISO cell， ECO cell：用于func ECO的cell，TMSC一般以G开头 physical cell：一般是后端PR时用到的一些cell。本文以TMSC工艺库的naming rule对physical cell进行梳理和总结。1.BHDbus holder cell，.

input delay和output delay是在SDC中经常会遇到的问题，看似简单其实还有很多模棱两可的问题的。特别是为什要设置input delay和output delay？常用的30%和70%的原因以及input delay和output delay有些情况下回设置负值。针对这些问题，我通过研究，把自己的一些总结进行记录，如有问题欢迎留言交流。目录input delay和output delay是什么？input delay和output delay是什么？对于一个芯片...

一个基本的Senario包括PVT三个要素。P Process是指Fab在生产过程中工艺、机台等的差异导致芯片的偏差。分为TT SS FF FS SF等这几类情况。 SS：slow NMOS and Slow PMOS FF：FastNMOS and FastPMOS其余的类推，这里的slow和fast指的是载流子迁移的速...

静态时序分析 STA静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。优点：1.它不需要输入向量就能穷尽所有的路径；2.运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计。因此静态时序分析已...

GDSII：它是用来描述掩模几何图形的事实标准，是二进制格式，内容包括层和几何图形的基本组成。CIF：（caltech intermediate format）,叫caltech中介格式，是另一种基本文本的掩模描述语言。LEF：（library exchange format）,叫库交换格式，它是描述库单元的物理属性，包括端口位置、层定义和通孔定义...

Target Library：由ASIC Vendor提供，后缀一般为".db"，里面包含标准单元，Verilog文件映射为最后结构级网表的时候，就在里面查找标准单元。综合的最后就是把自己的code转换为vendor提供的单元的过程。Link Library：设计中不可避免的要用到一些第三方的IP，这些IP并不是designer设计的而是直接例化使用的。这些第三方的IP比如PLL，编译...

最近遇到了set_multicycle_path的问题，网上看到几篇文章有些有自相矛盾的地方。自己研究了半天先将自己的理解整理如下。理解错误之处欢迎指正。该命令的格式如下set_multicycle_path path_multiplier [-setup|-hold] [-start|-end]-from <StartPoint> -through <ThroughP...