zyn1347806的博客

最近也是遇到了这个问题，通过周末的研究，感觉自己搞明白了，现在总结一下吧！整体的感受：没事多看看各种manual吧，上面讲的真的比网上说的好太多了，网上各种观点都有，难以确定谁对谁错。当然本文也是基于自己的理解，如有错误欢迎指正。positive setuphold timing check$setuphold函数在工艺厂商提供的工艺库模型中定义了工艺库中用到的所有cell的v...

rs触发器与锁存器，在新手看来非常不容易区分，会经常陷入混淆的情况。本篇文章将对于rs触发器与锁存器的区别进行讲解，帮助各位新手快速区分两者的不同。Rs触发器与锁存器在数据锁存的方式上有所区别，rs触发器是在时钟的沿进行数据的锁存的，而锁存器是用电平使能来锁存数据的。所以rs触发器的Q输出端在每一个时钟沿都会被更新，而锁存器只能在使能电平有效器件才会被更新。需要注意的是，在一些教科书当中，...

门控时钟-概述1.时钟信号的功耗占系统功耗的很大一部分（40%左右）占动态功耗的50%以上1.DC门控时钟命令：intert_clock_gatingset_clock_gating_style1.门控时钟插入：1.使用效果实例：a.对于一个180nm工艺的芯片：有clockgating和没有clockgating的结果相比（芯片实测）：a....

Abstract本文介绍UVM框架，并以crc7为例进行UVM的验证，最后指出常见的UVM验证开发有哪些坑，以及怎么避免。Introduction本例使用环境：ModelSim 10.2c，UVM-1.1d，Quartus II 13.1（64 bit），器件库MAX V1. UVM介绍对UVM结构熟悉的读者可跳过本节。叫UVM“框架”可能并不确切（

异步FIFO通过比较读写地址进行满空判断，但是读写地址属于不同的时钟域，所以在比较之前需要先将读写地址进行同步处理，将写地址同步到读时钟域再和读地址比较进行FIFO空状态判断（同步后的写地址一定是小于或者等于当前的写地址，所以此时判断FIFO为空不一定是真空，这样更保守），将读地址同步到写时钟域再和写地址比较进行FIFO满状态判断（同步后的读地址一定是小于或者等于当前的读地址，所以此时判断FIFO...

对于int型的数据 正常打印时就会进行四舍五入。对于加减乘除：只要有小数（等式左边有小数出现）就会对结果进行四舍五入。如果等式左边是表达式那么除以1.0不会对结果进行四舍五入。而是直接将小数部分舍弃。而乘以1.0可以正常进行四舍五入计算。对于除法 如果除数和被除数都是整数则结果舍弃小数部分。所以要想对数据进行四舍五入，就在等式左边乘以1.0即可。2019.06.12更新发现...