
VIVADO FPGA
zsmcdut
这个作者很懒,什么都没留下…
展开
-
Vivado2017.4中PCIE仿真学习
这几天在搞VIVADO开发环境下的PCIE学习,一点心得小结。1、首先建立对应的PCIE工程,流程都差不多,进行相应的IP核配置后就可以生成工程。网上有很多资料可参考,在此不赘述;详细可参考:https://blog.youkuaiyun.com/wordwarwordwar/article/details/72590295?locationNum=7&fps=1本人选择的是Standard ...原创 2019-04-08 17:52:27 · 5960 阅读 · 1 评论 -
VIVADO开发可能遇到的常规问题总结
1在综合(Synthesis)和实施(Implementation)两个过程中,在实施(Implementation)阶段,查看“Report Utilization”的资源使用报告发现相比于综合的使用资源锐减。原因是在实施阶段进行第一步逻辑优化(Opt-design)后大部分资源被优化掉,从而在布局布线后,得出的“Report Utilization”资源利用率分析报告是不正常的,逻辑资源利用...原创 2019-04-15 10:51:28 · 25214 阅读 · 0 评论