zlxdaisy的博客

最近在看PCIE 资料，整理了一些笔记 以下是TLP header 字段的总结header filed header location filed Use 备注 Fmt[1:0] bits 6:5 of byte 0 00b ：3 DW header, no data 01b ：4 DW header, no data 10b...

1.export simulation files导出仿真脚本（vivado下，file>export>simulation），target simulator可选vivado simulator， modelsim，questasim，Riviera_pro等。导出的文件夹xsim 下，有对应的仿真脚本，可以作为参考。2.vivado tcl console 下，改变路径...

1.编译仿真库以vivado为例，Tools>Compile Simulation Libraries，出现对话框中选择simulator、路径，然后点compile开始编译，大概30分钟完成。编译完成后，在设定的路下会生成仿真库文件，该文件下会有一个modelsim.ini 文件，里面添加了生成的所有库我本来想直接在qustasim 的安装路径下的modelsim.ini ...

最近用AXI PCIe Bridge作为endpoint ，example提供的root model作为rootpoint 进行pcie的仿真，下行的初始化因为有例子，比较顺利，而上行的仿真一直不通，检查发现s_axi_awready一直被拉低，查了挺久才发现问题，走了不少弯路，因此做个记录。testbench框架，来自userguide ...