SystemVerilog UVM analysis port使用解析与举例（涵盖高级用法）

概要：

UVM中的analysis port是一种特殊的TLM（Transaction Level Modeling）端口，主要用于一对多的广播式通信，常见于验证环境中监测数据的分发（如Monitor将数据广播给Scoreboard、Coverage Collector等组件）。

一、Analysis Port的特点

1. 一对多通信
   默认支持一个analysis_port连接到多个uvm_analysis_imp（IMP），实现广播功能。
2. 非阻塞特性
   与put/get端口不同，analysis_port没有阻塞/非阻塞之分，发送数据时无需等待接收方响应。
3. 仅支持write操作
   接收方需在组件内定义write函数，发送方调用write方法传递事务（transaction）。

---

二、连接规则 

1. 层级限制
   • analysis_port可连接至analysis_export或analysis_imp，但最终必须终止于analysis_imp。
   • 错误示例 ：analysis_port直接连接analysis_export而未连接analysis_imp会导致错误。
2. 典型连接方式
   • 直接连接 ：analysis_port → analysis_imp（最简形式）。
   • 间接连接 ：analysis_port → analysis_export → analysis_imp（多层级）。

三、使用步骤

1. 发送方（如Monitor）

• 定义analysis_port并调用write方法 ：

  class my_monitor extends uvm_monitor;
    `uvm_component_utils(my_monitor)
    uvm_analysis_port#(my_transaction) ap;  // 声明analysis_port
  
    function void