
Makefile
zhuangtim1987
这个作者很懒,什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
Makefile中自定义变量
$@ 表示规则中的目标文件集。在模式规则中,如果有多个目标,那么,"$@"就是匹配于目标中模式定义的集合。$% 仅当目标是函数库文件中,表示规则中的目标成员名。例如,如果一个目标是"foo.a(bar.o)",那么,"$%"就是"bar.o","$@"就是"foo.a"。如果目标不是函数库文件(Unix下是[.a],Windows下是[.lib]),那么,其值为空。原创 2014-05-17 16:56:06 · 1495 阅读 · 0 评论 -
U-Boot编译过程完全分析2-include/autoconf.mk和make all
make all执行过程 ifeq ($(obj)include/config.mk,$(wildcard $(obj)include/config.mk)) # config.mk存在#判断在make执行前,有没有执行过了make ***_config配置,all: sinclude $(obj)include/autoconf.mk.depsinclu转载 2014-05-19 17:30:23 · 1029 阅读 · 0 评论 -
U-Boot编译过程完全分析-make ***_config 和mkconfig脚本,include/config.mk,include/config.h
2.1 U-Boot Makefile分析2.1.1 U-Boot编译命令 对于mini2440开发板,编译U-Boot需要执行如下的命令:$ make mini2440_config$ make all 使用上面的命令编译U-Boot,编译生成的所有文件都保存在源代码目录中。为了保持源代码目录的干转载 2014-05-19 17:29:06 · 1435 阅读 · 0 评论 -
Makefile .depend
C 源码的开头经常有一系列被包含的头文件,例如 stdio.h。有一些是系统级的头文件,有一些是你正在写的项目的头文件:#include #include "foo.h"int main(.... 要确定在你的 foo.h 被改变之后,这个文件也会被重新编译,就要在你的 Makefile 这样写:foo: foo.c foo.h 当你的项目变得越来越大,你自己的头文件越转载 2014-05-16 23:18:46 · 652 阅读 · 0 评论 -
Makefile使用函数
在Makefile中可以使用函数来处理变量,从而让我们的命令或是规则更为的灵活和具有智能。make所支持的函数也不算很多,不过已经足够我们的操作了。函数调用后,函数的返回值可以当做变量来使用。一、函数的调用语法函数调用,很像变量的使用,也是以“$”来标识的,其语法如下: $( )或是 ${ }这里,就是函数名,make支持的函数不多。原创 2014-05-17 17:15:08 · 426 阅读 · 0 评论 -
Makefile执行过程例解
1.一次读取变量“MAKEFILES”定义的makefile文件列表2.读取工作目录下的makefile文件(根据命令的查找顺序“GNUmakefile“, ”makefile“, ”Makefile“,首先找到哪个就读取哪个)3.一次读取工作目录makefile文件中使用指示符“include“包含的文件4.查找重建所有已读取的makefile文件的规则(如果存在一个目标原创 2014-05-13 09:31:47 · 598 阅读 · 0 评论 -
uboot makefile分析
之前用过两个版本u-boot,分析过它的Start.S文件(PowerPC、ARM)源代码,也移植过内部的各部分硬件驱动及组件(串口、I2C、SPI、Flash文件系统、USB、DMA等)源码,自我感觉比较熟悉了。但最近逛优快云论坛发现有不少人在问U-Boot中的Makefile的一些参数含义及配置方法,这才觉得忽视了U-Boot源码中最重要的组织者。正好,又在ChinaUnix上看见了一篇ht转载 2014-05-13 09:56:36 · 644 阅读 · 0 评论 -
Makefile包含的东西与工作执行步骤
Makefile里主要包含了五个东西:显式规则、隐晦规则、变量定义、文件指示和注释。显式规则。显式规则说明了,如何生成一个或多个目标文件。这是由Makefile的书写者明显指出,要生成的文件,文件的依赖文件,生成的命令。隐晦规则。由于我们的make有自动推导的功能,所以隐晦的规则可以让我们比较简略地书写Makefile,这是由make所支持的。变量的定义。在Makefile中我原创 2014-05-14 10:12:45 · 742 阅读 · 0 评论 -
Make 命令选项
“-b”“-m”这两个参数的作用是忽略和其它版本make的兼容性。“-B”“–always-make”认为所有的目标都需要更新(重编译)。“-C”“–directory=”指定读取makefile的目录。如果有多个“-C”参数,make的解释是后面的路径以前面的作为相对路径,并以最后的目录作为被指定目录。如:“make –C ~hchen/test –C pro转载 2014-05-17 12:03:42 · 1046 阅读 · 0 评论 -
Makefile中预定义变量
原创 2014-05-17 16:40:56 · 626 阅读 · 0 评论 -
Makefile自动生成依赖文件,并自动编译
因为经常要用到makefile编译,每次都为头文件的依赖关系头痛,所以这次费了两天时间开发了一个通用的makefile,它可以自动生成依赖文件,并编译,当然你要按文件里面的说明来填充一些中间文件名.代码如下:#自动依赖项(*.d),并编译生成文件#编译选项LDFLAGS = -Wall #-ggdb#库目录DIR = /usr/local/arm/3.3/lib转载 2014-05-16 23:15:49 · 2170 阅读 · 0 评论 -
跟我一起写Makefile
wiki:http://wiki.ubuntu.org.cn/原创 2014-05-14 09:17:22 · 468 阅读 · 0 评论 -
如何调试makefile
makefile 的调试有点像魔法。可惜,并不存在makefile 调试器之类的东西可用来查看特定规则是如何被求值的,或某个变量是如何被扩展的。相反,大部分的调试过程只是在执行输出的动作以及查看makefile。事实上,GNU make 提供了若干可以协助调试的内置函数以及命令行选项。用来调试makefile 的一个最好方法就是加入调试挂钩以及使用具保护的编程技术,让你能够在事情出转载 2014-08-29 16:37:38 · 576 阅读 · 0 评论