zhouwenqi0827的专栏

原创 System Verilog入门--1

数据类型 Verilog-->register-reg |->net-wire/… SV-->logic----不关心对应的逻辑如何综合，单纯作为变量 logic 四值逻辑 表示0,1,x,z --> SV的硬件世界 bit 二值逻辑 表示0,1 --> SV的软件世界（验证环境） 2-state shortint int longint b...