zhong_ethan的博客

介绍布斯乘法器

介绍常数乘法以及分治法

本篇介绍right-shift乘法器

本文介绍初级乘法器基本原理，并用Verilog实现了乘法器的算法过程，要注意的是，实际使用的的乘法器并非如此。

本篇介绍如何从BMP文件中读取RGB数据

本篇介绍有符号无符号定点数表示

学习Verilog/System Verilog 文件操作方法

计算型数字电路设计中，常用到取整，本文列举常用的取整方式。在设计过程中，应保证数字设计结果与算法设计结果一致

本篇是计算型数字电路设计的基础

文章目录前言蓄水池问题情形一：进水口，出水口一直工作情形二：出水口一直工作FIFO深度问题举例前言前段时间面试，因为没考虑过FIFO深度的问题，被面试官吊打一番，痛定思痛，写下这些。蓄水池问题一个蓄水池，体积为V，有进水口和出水口。进水口每秒流进m立方米的水，出水口每秒流出n立方米的水。初始时，蓄水池中没有水。情形一：进水口，出水口一直工作如果m=n，蓄水池可有可无，流进蓄水池的水会很快流出，蓄水池不会溢出；如果m>n，经过一段时间t后，蓄水池溢出。t=V/(m−n) t = V /

本篇是虞希清老师《专业集成电路设计实用教程》的阅读笔记。阅读过程牢记：综合（synthesis） = 转化（translate） + 逻辑优化（logic optimization） + 映射（mapping）

功耗的本质是能量耗散。由能量守恒定律可知，能量只能从一种形式转成另一种形式，能量的总量不变。芯片耗散的电能主要转化成热能。如果一颗芯片的功耗过大，容易导致工作时温度过高，造成功能失效，甚至晶体管失效。因此，减小芯片功耗是很重要的一个任务。静态功耗以及动态功耗是两个主要的功耗源。

作为一名数字电路设计工程师，为了避免设计一些垃圾出来。应该深入理解为什么一个电路具有延时以及如何修改这个电路以改善延时。设计者还必须有一些简单的模型能用手工快速估算性能并能理解为什么某些电路比另一些好。EDA工具能够精确快速的估算复杂的延时模型，所以逻辑努力方法不应当用来代替这样的工具。它的价值在于能进行快速粗略的手工计算并能展现电路设计的深层含义。

关于触发器的分类。阎石版本的《数字电子技术基础》将触发器触发类型分为三种，分别是：电平触发，脉冲触发，边沿触发。然而书中脉冲触发和边沿触发举的例子实际上是一种，即边沿触发器。在本文**边沿触发的SR触发器**的例子中，脉冲转换检测器可看成是阎石书中的脉冲触发类型。实际上，如果从时钟的角度来看，只有两种触发类型，即电平触发和边沿触发，本文按照这种思路对触发器类型进行分类，并把电平触发器称作门控锁存器。因此，本文的思路就是先介绍锁存器，其次门控锁存器，最后边沿触发器。组合电路的输出只与电...

逻辑门对应布尔运算，逻辑门组合对应布尔表达式，逻辑门组合的相互转换对应布尔表达式的相互转换。但无论逻辑门或者表达式如何改变，真值表永远不变。用逻辑门进行组合的电路就叫做组合逻辑电路。

布尔运算是逻辑门的基础，逻辑门和布尔代数的定律构成了数字电路的基础。本文的目的是对布尔表达式进行化简，化简的目的是在实际电路中使用更少的逻辑门。一个逻辑电路有三种表达方式，分别是布尔表达式，真值表，以及卡诺图。真值表最直观，卡诺图适合化简，布尔表达式适合运算。布尔表达式，真值表，卡诺图相互之间可以转换。

本文只讨论可综合电路，initial语句块不在本文讨论范围中.