zhiwensun的专栏

DRAM 即动态内存，其基本单位是由一个晶体管和一个电容器组成。请看下图： 图只是DRAM一个基本单位的结构示意图：电容器的状态决定了这个DRAM单位的逻辑状态是1还是0，但是电容的被利用的这个特性也是它的缺点。一个电容器可以存储一定量的电子或者是电荷。一个充电的电容器在数字电子中被认为是逻辑上的1，而“空”的电容器则是0。电容器不能持久的保持储存的电荷，所以内存需要不断定时刷新，才能

要理解延迟时间和带宽之间的联系，我们以PC100 SDRAM-222为例来说明。第一个2代表CAS延迟时间是2个时钟周期，第二个2表示RAS到CAS延迟时间，第三个2代表预转换时间。我们假设不同类型的延迟。在这个例子中我们假设发生了缓存页面失效，CPU等待调入新的需要的数据。也就是，我们要研究从读取内存到填充缓存的这一个过程。回写内存的过程很简单。写入的数据可以首先调入缓存待用。举例来说，KX-1

现在你已经掌握了内存的基本知识，所以你应该能理解下面讲述的为什么BX芯片组的主板超频到133 MHz性能会比别的比如VIA Apollo 133等芯片组好；为什么133外频的KX133并不比100外频的AMD750芯片组有明显的性能提高。因为BX/AMD750芯片组运行在同系统FSB同样的时钟频率下，而VIA芯片组是异步的，因为它可以支持PC66、PC100、PC133 SDRAM。我们来

LVM的基本简介

0、前言  CPU和内存之间有三根总线，地址，数据，和控制总线。这是在说地址之间的问题。cpu和内存之间用地址来查找数据，但是两者的地址并不总是一样的，cpu产生的是逻辑地址，而内存的就是物理地址。通常都是不一样的，所以需要地址映射。正好是从编程人员的角度看，（不考虑解释执行）程序总是经过源程序编译，连接，运行三个阶段。在这个过程中，指令和数据就要调到内存。地址捆绑的三种形式：编译时：

内存最基本的单位是内存“细胞”——也就是我们前面展示给大家DRAM基本单元示意图所示的部分，下面我们对这个部分通称为DRAM基本单元。每个DRAM基本单元代表一个“位”——Bit（也就是一个比特），并且有一个由列地址和行地址定义的唯一地址。8个比特组成一个字节，它可代表256种组合（即2的八次幂），字节是内存中最小的可寻址单元。DRAM基本单元不能被单独寻址——否则现在的内存将会更加复杂，而且也没