- 博客(54)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 使用 SpyGlass Power Verify 解决方案中的规则
SpyGlassPowerVerify解决方案是SpyGlassPredictiveAnalyzer的可选模块，用于低功耗设计验证。该方案支持RTL、网表和电源网络表阶段的分析，包含多种功耗相关检查规则。主要内容包括：1) 解决方案概述，涵盖低功耗设计技术和目标；2) 运行方法，包括Tcl和GUI两种方式；3) 支持的文件类型和相关约束；4) 命令和参数配置；5) 目标设置和规则助记符使用。解决方案采用模块化设计，可通过CPF/UPF文件定义电源意图，并提供详细的违规报告机制，帮助设计团队在早期发现并修复功
2025-05-30 16:49:17
629
原创 TTCAN协议详解
为基准）保存下来，此时可以得到一个L o c a l _ O f f s e t = ∣ R e f _ M a r k − M a s t e r _ R e f _ M a r k ∣ Local\_Offset=|Ref\_Mark-Master\_Ref\_Mark|同样满足G l o b a l T i m e = L o c a l T i m e + L o c a l _ O f f s e t Global\quad Time=Local\quad Time+Local\_Offset。
2025-01-24 16:03:52
183
原创 芯片设计-CDC-cdc_attribute
当用cdc_attribute -unrelated 对下面两个信号进行约束时，约束的点需要放在前级寄存器后面，而不是与门（聚合点）的前面。
2024-10-24 14:46:38
160
原创 芯片设计-CDC-AC_conv
在上面例子中，第一根信号经过二级同步器后经过一个寄存器，第二个信号经过二级同步器后经过两个寄存器。假设两个信号在clk1时钟域有00->11的跳变，那么经过clk2时钟域的一堆寄存器后，在逻辑门处看到信号会有00->10->11的跳变，显然这样是不行的。在上述例子中，sync[0:3]是使用格雷码同步的信号，sync_1是经过二级同步器同步的信号，它们在同一个逻辑门处聚合，spyglass会报出这里违例。AC_conv01规则报告来自同一域的信号，这些信号在同一目标域中同步，并在任意数量的时序单元后聚合。
2024-10-22 11:47:56
793
1
原创 高数4.3 分部积分法
有sinx ,cosx一定要想法变成一次方，有tanx,secx,cotx,cscx 要想法变换成偶次幂。幂和三角函数在一次，要把三角函数放在d（）里面。
2024-08-18 20:07:59
231
原创 高数3.6 函数图像描绘
1. 方法步骤1.1 渐近线1.1.1 水平渐近线1.1.2 铅直渐近线1.1.3 斜渐近线1.1.4 例题1.2 作图1.2.1 例题
2024-08-17 16:26:24
477
原创 高数3.5 极值与最值
1. 极值1.1. 定义1.2. 推论1.3. 求极值的步骤1.3.1 方法11.3.1.1 例题1.3.2 方法21.3.2.1 推导1.3.2.2 例题1.3.2.2.1 方法11.3.2.2.2 方法21.4.补充例题2. 最值2.1 定义2.2 例题
2024-08-17 12:56:42
381
基于fpga的Can总线收发设计
2024-07-25
基于FPGA的多进制LDPC译码器设计与实现 （应用于北斗短报文通信）
2024-07-25
Amazon Elastic Compute Cloud User Guide for Linux Instances
2024-07-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人