FPGA向SlaveFIFO中写入数据

介绍

如图可以看到,FPGA端产生批量数据通过SlaveFIFO接口发送到FX3，直到FX3的多个FIFO通道都写满了.然后FX3中的数据可以通过USB3.0口快速的传输给电脑.本篇文章讲述的就是如何按照一定的时序将数据写入Slave FIFO中.

所需工具

开发板:我用的是特权hsc开发板
FX3工具:下载安装可以参考这个网址:https://blog.youkuaiyun.com/zhang_ze1234/article/details/99654170

参考代码

好了,准备工作做好之后就可以开始写代码了,本实例使用Verilog 编写

输入输出定义:
module usb_controller(
				input clk,		//100MHz
				input rst_n,	
					//FX3 Slave FIFO接口
				input fx3_flaga,
				input fx3_flagb,	
				input fx3_flagc,	//ctl[9]
				input fx3_flagd,	//ctl[8]
				//output fx3_pclk,		//Slave FIFO同步时钟信号
				output reg fx3_slcs_n,		//Slave FIFO片选信号，低电平有效
				output reg fx3_slwr_n,		//Slave FIFO写使能信号，低电平有效
				output reg fx3_slrd_n,		//Slave FIFO读使能信号，低电平有效
				output reg fx3_sloe_n,		//Slave FIFO输出使能信号，低电平有效
				output reg fx