PL/SQL Library(*.pll)

最新推荐文章于 2021-05-21 20:07:34 发布
最新推荐文章于 2021-05-21 20:07:34 发布
阅读量494 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： Form6i 文章标签： library module
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/zhang_viking/article/details/4658574
本文介绍如何使用FormBuilder打开、修改及创建PLL文件，并提供PLL文件转换为PLX文件的编译方法。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1. .pll文件可以用form builder 打开，修改，创建

2. .pll文件的编译方法(pll > plx)：

f60gen module=CUTOM.PLL userid=apps/apps module_type=LIBRARY

Report Builder应用中的一些错误及其处理
11-13 880
REP-0736：此处存在未编译的单元。错误 0 发生在第m行，第n列 SQL Statement ignored.REP-0756：警告：找不到PL/SQL程序库’inv.pll’.REP-3131：页的大小容纳不下...
TEC1303.Form个性化技术总结 - 第三部分 Custom.pll个性化技术讲解
Allen's Blog
12-29 1078
第三部分  Custom.pll个性化技术讲解                                                 Form个性化满足了我们对form做某些更改的需求，但是还是有不少的局限。Oracle给我们的个性化还提供了一个途径CUSTOM.PLL。                                                 CUST
Handheld_NEW200_PLPLL_world_测试qspiflash_
10-01
通过zynq得PL端控制了一个小灯，输入时钟40M，通过PS端 串口打印hello world
Quartus Prime 17.0及以上版本编译之后无法打开PLL MegaWizard的解决办法
hudoudoudechuntain的博客
01-29 1790
1.出现的问题 在Quartus Prime 17.0及以上版本中，使用PLL并且编译之后无法再次打开PLL MegaWizard进行PLL参数的修改。 IP Component中能看到PLL，但是打开就是PLL.v的源文件，只能修改一下频率。没法再打开GUI修改界面。 2.解决方法 其实官方论坛有：https://forums.intel.com/s/question/0D50P00003yyTmTSAU/cannot-edit-the-genera...
Report Builder 窗口无法显示
weixin_34245082的博客
10-12 1333
进 Form Builder 安装目录中修改文件 cauprefs.ora找到其中一个很大的数字，将改为 0 即可。 Reports.root_x = "-32000" Reports.root_y = "-32000" 转载于:https://www.cnblogs.com/objmodel/p/7655060.html...
PPT制作实用教程基础
10-06
前面那个不全，这个比较全，教程内容详细，简单易学实用，对初学者来说是个不错的选择。
2008最新2000多本最有价值的程序设计电子教程下载
syd168的专栏
11-09 1万+
A B C D E F G H I J K L M N O P Q R S T U V W X Y Z OT A 回顶部A Computational Differential Geometry Approach to Grid Generation Second E
oracle form总结
08-10
- **.pll (PL/SQL Library File):** 库函数源文件，包含了大量的 PL/SQL 函数和过程，可以被多种形式的 Form 使用。 - **.plx (PL/SQL Library Executable File):** 编译后的库函数文件，包含了编译好的 PLL 文件中...
ORACLEFORM培训资料.docx
06-22
- **Library模块**：存储PL/SQL程序单元。 - **Form模块的层次结构** - **层级**：Form模块是基础，Menu模块通常关联Form模块以提供导航，Library模块则提供程序支持。 - **Form模块文件组成** - **文件类型**：....
TEC1401.Report开发技术总结 - 第三章 使用Oracle Reports开发报表-创建一个分组报表（2/4）
Allen's Blog
12-27 4382
第三章    创建一个分组报表 1.      建立数据模型 数据模型用于定义一个报表中使用的数据及数据结构，这些数据可以是数据库表中的原始数据，也可以是经过加工后的数据，如工资的总和等。从数据库中检索出的数据是否在报表输出中显示，也是在数据模型中定义的。 数据模型由五部分对象组成：查询（Queries）、组（Groups）、列（Columns）、连接（Links）和参数（Param
FPGA之锁相环（PLL）
梦 醉了谁的博客
05-21 3695
FPGA之锁相环（PLL）IP核（PLL核）如何调用1、建立工程2、PLL核配置3、新建源文件，编写源文件4、新建约束文件，编写约束文件5、新建仿真文件，编写仿真文件6、下载程序实验结果 IP核（PLL核）如何调用 1、建立工程 2、PLL核配置 ---------点击 Project Manager 界面下的 IP Catalog--------搜索clock -------双击clocking wizard，打开配置界面 ------默认这个 Clocking Wizard 的名字为 clk_wiz_0
什么是PLL, PLL的作用
kickxxx的专栏
02-28 2万+
PLL是phase locked loop的缩写，中文译作锁相环。按照架构来分可分为模拟，数字，数模混合型锁相环。按照环路传函可分为一阶，二阶，三阶，高阶锁相环。按照其他分类方式可以分为整数型PLL和小数型PLL，电荷泵型和非电荷泵型PLL，LC VCO（压控振荡器）和ring-VCO 锁相环，等等。PLL的作用主要有频率合成和CDR（时钟数据恢复）。 频率合成是指PLL反馈时钟和输入参考时钟锁定
玩转Zynq连载22——[ex03] 基于Zynq PL的PLL配置实例
qq_45922361的博客
12-30 1506
特权同学玩转Zynq连载22——[ex03] 基于Zynq PL的PLL配置实例 1 概述 本实例通过PLL产生的不同频率的时钟，分别驱动3个LED指示灯闪烁一样的频率。本实例的重点其实不是LED，而是IP核的应用，当然，仅以PLL IP核为例。 2 模块化设计 参考文档《玩转Zynq-基础篇：基于FPGA的模块化设计.pdf》。 3 PLL IP核添加配置 3.1Vivado标准IP核概述 我...
Oralce Froms编译 pll to plx
xiang37的专栏
12-23 411
EXE路径在：E:\Oracle\Middleware\Oracle_FRHome1\bin\frmcmp.exe   使用上面执行文件可以编译fmb、mmb、以及pll文件为fmx,mmx,plx文件       bat命令： for %%f in (*.fmb) do frmcmp module=%%f userid=necer/a123456@gmmcdb Module_t...
手工编译.fmb文件.pll文件
经验分享--我们都在成长
09-25 3455
 手工编译fmb文件： frmcmp userid=user/pwd@db module=xxx.fmb batch=no module_type=form compile_all=yes 编译mmb文件： frmcmp userid=user/pwd@db module=xxx.mmb batch=no module_type=menu compile_all=yes 编译
Report Builder 打开报错
weixin_30739595的博客
06-24 523
提示：REP-0756：警告：找不到PL/SQL程序库’inv.pll’. 解决办法 处理：1、运行 ---输入REgedit ，在注册表内，查找注册表项Reports_path。 2、将下载的.pll文件放置到注册表项Reprots_Path指定的路径下；如：D:\EBS Home\Pll;D:\EBS Home\Lib; 3、重新打开报表。 转载于:https://www.c...
锁相环PLL（一）Xilinx PLL IP核使用方法
热门推荐
刘兵马俑的博客
08-29 2万+
新建IP核文件          如图所示，在“Design à Implementation”下的任意空白处单击鼠标右键，弹出菜单中选择“New Source …”。          在弹出的“New Source Wizard à Select Source Type”下，如图所示，选择文件类型为“IP (CORE Generator & Architecture
static void APP_SystemClockConfig(void) { RCC_OscInitTypeDef RCC_OscInitStruct = {0}; RCC_ClkInitTypeDef RCC_ClkInitStruct = {0}; /* Configure clock source: HSE/HSI/LSE/LSI */ RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE | RCC_OSCILLATORTYPE_HSI | RCC_OSCILLATORTYPE_LSI | RCC_OSCILLATORTYPE_LSE; RCC_OscInitStruct.HSIState = RCC_HSI_ON; /* Enable HSI */ RCC_OscInitStruct.HSIDiv = RCC_HSI_DIV1; /* HSI not divided */ RCC_OscInitStruct.HSICalibrationValue = RCC_HSICALIBRATION_24MHz; /* Configure HSI output clock as 16MHz */ RCC_OscInitStruct.HSEState = RCC_HSE_OFF; /* Disable HSE */ /*RCC_OscInitStruct.HSEFreq = RCC_HSE_16_32MHz;*/ /* HSE crystal frequency range 16M~32M */ RCC_OscInitStruct.LSIState = RCC_LSI_OFF; /* Disable LSI */ RCC_OscInitStruct.LSEState = RCC_LSE_OFF; /* Disable LSE */ /*RCC_OscInitStruct.LSEDriver = RCC_LSEDRIVE_MEDIUM;*/ /* LSE medium drive capability */ RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON; /* Enable PLL */ RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSI; /* Select PLL source as HSI */ RCC_OscInitStruct.PLL.PLLMUL = RCC_PLL_MUL3; /* PLL multiplication factor set to 2 (output frequency is doubled) */ /* Initialize RCC oscillator */ if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK) { APP_ErrorHandler(); } /*Initialize CPU, AHB, and APB bus clocks*/ RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_PCLK1; /* RCC system clock types */ RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK; /* SYSCLK source selection as PLL */ RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1; /* AHB clock not divided */ RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV2; /* APB clock not divided */ /* Initialize RCC system clock */ if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_1) != HAL_OK) { APP_ErrorHandler(); } }这样py32f040跑不起来
最新发布
03-13
RCC_OscInitStruct.PLL.PLLMUL = RCC_PLL_MUL3; // 实际为HSI(8MHz) * 3 = 24MHz ``` - 若期望得到48MHz系统时钟，需设置`RCC_PLL_MUL6` 3. FLASH等待周期不匹配 ```c HAL_RCC_ClockConfig(&RCC_ClkInitStruct...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值