Quartus II 11.0 正式版下载

最新推荐文章于 2025-02-21 19:57:11 发布

yuyin86

最新推荐文章于 2025-02-21 19:57:11 发布

阅读量3.1k

点赞数

分类专栏： vhdl verilog hdl

vhdl verilog hdl 专栏收录该内容

8 篇文章

订阅专栏

ftp://ftp.altera.com/outgoing/release/11.0_quartus_windows.exe 1.01GB

ftp://ftp.altera.com/outgoing/release/11.0_devices_windows.exe 3.92GB

ftp://ftp.altera.com/outgoing/release/11.0_dsp_builder_windows.exe 58MB

ftp://ftp.altera.com/outgoing/release/11.0_legacy_nios2_windows.exe 142MB

对于CPLD、FPGA和HardCopy^® ASIC设计，Quartus^® II 软件11.0是业界性能和效能首屈一指的软件，现在可以下载。Quartus II 软件11.0支持Altera名为Qsys的系统级集成工具新产品。Qsys系统集成工具提高了系统开发速度，支持设计重用，从而缩短了FPGA设计过程，节省了时间，减轻了工作量。

这一版本实现了对Stratix^® V FPGA系列的扩展支持，包括增加了收发器模式和特性。

Quartus II 软件11.0增强了调试方案，帮助您更快的完成电路板开发。这些增强措施包括外部存储器接口工具包的性能监视功能，它提高了收发器工具包的可用性。

马上下载Quartus II 软件11.0订购版或者网络版。

Qsys系统级集成工具

Qsys在成功的SOPC Builder基础上，实现了新的系统开发特性以及新的高性能互联，从而进一步提高了FPGA设计人员的效能。Qsys为FPGA设计人员提供的优势包括：

自动产生互联，提供即插即用Qsys编译知识产权(IP)内核，加快了开发过程。
- Altera及其IP合作伙伴提供很多Qsys编译IP内核，包括接口协议(例如，PCI Express^®)、存储器(例如，DDR3)、处理器(例如，Nios^® II处理器)，以及视频和图像处理宏功能(例如，去隔行器)等。
基于芯片网络(NoC)体系结构的高性能Qsys互联，更快的达到时序收敛。
- 与SOPC Builder相比，支持自动流水线的Qsys互联性能提高了两倍。
支持标准接口和分层，设计人员可以重新使用Qsys生成的系统作为另一Qsys系统的子系统，从而增强了设计重用。
自动产生测试台，适用于验证多种IP，支持使用读写操作进行片内调试，更迅速的完成验证。

Qsys实例：PCI Express至外部存储器(DDR3)参考设计

如果不熟悉PCIe协议，开发基于PCI Express (PCIe^®)的系统具有一定的难度，比较耗时。现在提供很多常用的IP内核，包括基于PCIe的硬核IP，并提供使用方便的存储器映射接口。Qsys在这些IP内核与其他设计模块之间自动产生互联，从而加快了系统开发过程。为演示Qsys兼容IP内核的应用以及互联性能，Altera开发了基于Qsys的PCIe至DDR3设计，使用了Gen2 x4性能最优端点，与DDR3存储器控制器进行通信，同时实现了较高的持续吞吐量，直接存储器访问(DMA)读或者写DDR3大于1400 MBps。

Quartus II 订购版和网络版软件都支持Qsys。关于Qsys的详细信息，请访问Qsys产品页面。

采用增强后的调试方案加快电路板开发

外部存储器接口工具包中新的性能监视功能帮助设计人员提高存储器效率，从而增强了效能。通过实时跟踪并报告存储器系统的效率，设计人员研究不同的存储器控制器设置，从而找到最优设置。设计人员还可以使用监视功能，优化自己的数据流码型。性能监视器功能完善了外部存储器接口工具包的现有功能，帮助设计人员校准、优化并调试其存储器。

收发器工具包增强了通道管理器接口，更新了收发器控制面板。现在，通道管理器接口提供链路和通道(发送器和接收器)的实时状态，帮助设计人员迅速找到哪些链路成功，哪些链路失败。与前一版本相比，更新后的收发器控制面板支持用户同时查看并编辑链路(发送器和接收器)中所有通道的设置，同时显示更多的收发器状态信息。对收发器工具包的这些改进有助于设计人员优化收发器，提高信号完整性，更迅速的完成电路板开发。

其他增强功能