yunddun的博客

小梅哥正点原子FPGA视频模块例化：moudle 模块例化使用 u_xx 表示。20 //例化计时模块21 time_count #(22 .MAX_NUM (TIME_SHOW)23 ) u_time_count(24 .clk (sys_clk ),25 .rst_n (sys_rst_n),26 27 .flag (add_flag )28 );2930 //例化数码管静态显示模块31 seg_led_static u_seg_led_static (32 .clk (

zynq

笔记

笔记

学习笔记

报错笔记

正点原子u-boot驱动正点原子内核驱动将2个压缩包解压到Ubuntu的某个路径中mkdir -p ~/work/linux-4.14 //创建目录tar -xzf alientek-linux-4.14.0-xlnx-v2018.3.tar.gz -C ~/work/linux-4.14/ //解压sync //同步rm -rf alientek-linux-4.14.0-xlnx-v2018.3.tar.gz //删除压缩包文件mkdir ~/work/uboot-2018.01

正点原子领航者文档：实验目的用ps端按键点亮熄灭pl端led串口发送消息SDK配置（基础步骤看正点原子文档，这里总结关键的几个步骤）1创建项目工程2生成IP集合生成zyqn7PL端复位时钟去掉一键配置只用到1个PL端的引脚选择1PL端时钟去掉，暂时没用到选择ddr3型号，每个开发板不一样配置完系统先保存同样的地方右击CTRL+S生成bit流文件导出HARDWARE记得勾选bit流写完代码，下载程序1.proguam bit流

1.原始数据输入输入：pixel_xpos_w：一帧数据的x轴有效区域pixel_ypos_w：一帧数据的y轴有效区域输出：pixel_data_w：每个像素点的RGB值，如2.视频显示驱动部分输入pixel_data：每个像素点的RGB值输出： video_hs：行同步信号，0时为同步，1时同步完成 video_vs：场同步信号，0时为同步，1时同步完成 video_de：数据使能，判断当前像素是否在有效区域内，如在区域内则为1[23:0] .

1.RAM数据位宽为8：能存储八位的数据深度为32:32个片区，每个片区存储八个位可以选择是否开启使能位ena需要确定读写优先级

学习笔记：正点原子：四段论状态空间定义状态跳转下个状态判断各个状态下的动作2.3.4.或三段式

`timescale 1ns / 1ps 仿真单位/仿真精度reg ：alwayswire ： assign`timescale 1ns / 1psmodule tb_led_twinkle();//输入reg sys_clk1;reg sys_rst_n;//输出wire [1:0] led;//信号初始化initial begin sys_clk1 = 1'b0; sys_rst_n = 1'b0; .