PLL（锁相环）用于提供芯片时钟，其连接和状态受PLLSTAT寄存器控制。当PLLE和PLLC都为1时，PLL连接到处理器。时钟源有两种选择：直接使用振荡器或通过PLL。PLL的频率计算涉及晶振频率Fosc、PLL输出频率Fcclk、倍频器值M和分频器值P。激活并连接PLL时，Fcclk = M × Fosc 或 Fcclk = Fcco / (2 × P)，而Fcco = Fcclk × 2 × P 或 Fcco = Fosc × M × 2 × P。PLL操作包括先使能再设定P和M值，然后连接并写入馈送序列。
PLL可以用来提供芯片时钟，是由PLLSTAT（PLL状态寄存器）来控制的，由第9位来控制，用来读出PLL的连接位。当第8位PLLE和第9位PLLC都为1时，PLL作为时钟源连接到处理器。当PLLC或PLLE为0时，PLL被旁路，处理器直接使用振荡器时钟。
由此处可以得到，有两种方法来提供板子的时钟源。
PLL的频率计算：
PLL的频率计算使用下列参数：
Fosc the frequency from the crystal oscillator/external oscillator 晶振频率
Fcco the frequency of the PLL current controlled oscillator PLL电流控制振荡器的频率
Fcclk the PLL output frequency(also the processor clock frequency) PLL输出频率（也是处理器的时钟频率）
最低0.47元/天 解锁文章
扫一扫
1970
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
