verilog
关注
分享
扫一扫
harderandbetter
这个作者很懒，什么都没留下…
展开
-
【verilog】verilog技巧 · 可综合和不可综合的verilog语句
确认verilog的可综合性是所有数字前端工程师必备的技能，否则代码根本走不到综合这一步。转载这篇文章的目的就在于此。最近复习verilog的过程中发现很多我不清楚的细节和技巧，如果发现有价值的也会分享上来。============================================================================================...转载 2019-01-15 10:48:57 · 633 阅读 · 0 评论 -
【ARM杯】vivado 使用IP example design 加速IP验证
很多时候工程师使用xilinx IP却不知道如何调用，如何配置，如何测试和如何仿真，这里请充分使用xilinx vivado 工具提供的example design，以IP 7系列的SERDES调用为例，我们可以在产生IP后打开工具自带的IP 参考设计：图1.open IPexample design这里不是所有的IP都具备参考设计的，比如一些特别复杂的接口如Displaypor...转载 2019-03-27 21:43:31 · 5807 阅读 · 0 评论