自定义博客皮肤VIP专享

*博客头图：

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览 取消 提交

自定义博客皮肤

-+
上一步保存

younghuadadao的博客

  • 博客(6)
  • 收藏
  • 关注
排序：
按最后发布时间
按访问量
RSS订阅

原创 V文件格式自定义+sublime 常用

输入：subl /usr/bin/subl [file name]:[line number]，如下图所示。字母大小写转换：ctrl+K+U 转换文字为大写、ctrl+K+L 转换文字为小写。与硬件相关的输入输出io使用大写字母区分，内部信号定义使用小写字母。模块输入输出命名，输入信号_i,输出信号_o，输入输出_io。上位机软件设置 加上sfw_前缀，软件读取加上sfr_前缀。硬件IO直接写功能名称，内部信号写与内部信号相关名称。注释格式：使用16个左斜杠进行例化模块内部注释信号。

2025-02-13 21:27:27 317

原创 读取bin文件和txt文件数据-matlab

bin2hex

2024-03-12 14:11:11 2374 2

原创 非图形界面开发FPGA_VIVADO

非工程模式开发FPGA

2024-03-11 20:12:03 672

原创 从实现加法开始，一步一步发现可编程阵列-FPGA的工作方式

FPGA LUT介绍

2024-03-07 18:02:44 891 3

原创 整理FPGA程序-方便复用和验证

自用的一些程序，方便以后使用。

2023-09-22 10:05:01 288

原创 出现时序违例怎么分析-VIVADO

从发现问题，到解决问题；从vivado工具的警告和报错，提示需要关注时序分析；从小工程发展成大工程，时序分析还是挺重要的一个环节。

2023-08-29 10:14:09 8725 4

verilog spi简单时序整理
verilog spi简单时序整理

2024-02-29

I2cBus.v
I2cBus.v

2023-12-11

uiFDMA_v1.v
uiFDMA_v1.v

2023-09-22

newton_interpolate_v1.v
newton_interpolate_v1.v

2023-09-22

checkpoint.v
checkpoint.v

2023-09-22

dma_buffer.v
dma_buffer.v

2023-09-19

axi_async_decode.v
axi_async_decode.v

2023-09-19

ram_interface.v
ram_interface.v

2023-09-19

uart_txsm_check_off.v
uart_txsm_check_off.v

2023-09-19

uart_rxsm_check_off.v
uart_rxsm_check_off.v

2023-09-19

aserial_deal.v
aserial_deal.v

2023-09-18

clk_rst_n.v
clk_rst_n.v

2023-09-18

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章？
取消 删除