you

自动变量：$@==>目标文件$*==>目标文件名的stem,也就是模式规则中%所代表的部分。$第一个前提$^  ==>前提列表，排除重复的元素。$? ==>比目标新的前提列表$+ ==>前提的完整列表，包含重复者$% ==>如果目标是链接库的一个成员，变量$%会产生成员名称，不带有链接的文件名。而$@提供链接库的文件名.

《C语言核心技术》如果想定义“包含多行”的变量，必须使用define预处理指令，语法如下：define 宏名称宏值endef例子：define installtarget@echo Installing $@   in $(USRBINDIR)   ...;\$(MKDIR)  -m 7700 $(USRBINDIR)   ;\$(CP)   $@ $(USRB

Makefile学习：关于两个文件的makefile:CC=gccCFLAGS = -Wall -g -std=c99LDFLAGS = -lmcircle:circle.o circulararea.o$(CC)  $(CFLAGS) -o $@ $^circle.o:circle.c$(CC)  $(CFLAGS) -o $@  

变量：全是字符序列递归变量简单变量**********************************************************赋值运算符：递归变量=DEBUGFLAGS = $(CFLAGS) -ggdb -DDEBUG -O o简单变量：=OBJ = circle.o circulararea.oTESTOBJ:= $(OBJ) p

例：VPATH ==>make在目前工作路径下找一到文件时，就会去搜索这个目录路径。。。。。。。。。。。。。。。。。。。。。。。。。。。**************************************************************************伪目标:目标并非产生的文件名者!

或者在make后面加 SHELL=/bin/bash解决make SHELL=/bin/bash很早以前，初次学习Linux，最先了解的就是那几种shell，但是的感觉就是没感觉，只是把shell看成是如DOS类的语言嘛，最终目的还是要在shell下运行chmod a+x的可执行程序，所以无所谓哪种shell，从来也没把这当回事。做Linux开发的嘛，不会写Makefile，也会读

4   5 CC := arm-none-linux-gnueabi-gcc  6   7 target := host  8 objects = xxx.o  9 CFLAG := -Wall \ 10         -static 11  12 $(target) : $(objects) 13         $(CC) $(CFLAG) -I /lin