<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[想做一条贪吃蛇]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/youbin2013</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; youbin2013]]></copyright><item><title><![CDATA[ROS分布式通信配置]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/124568588</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/124568588</guid><author>youbin2013</author><pubDate>Wed, 04 May 2022 12:01:01 +0800</pubDate><description><![CDATA[ros分别在两台机器上运行]]></description><category></category></item><item><title><![CDATA[ROS的服务通信实现]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/123961986</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/123961986</guid><author>youbin2013</author><pubDate>Mon, 04 Apr 2022 22:42:58 +0800</pubDate><description><![CDATA[ros服务通信框架]]></description><category></category></item><item><title><![CDATA[ROS的自定义msg发布与订阅实现]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/123266411</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/123266411</guid><author>youbin2013</author><pubDate>Thu, 03 Mar 2022 23:29:45 +0800</pubDate><description><![CDATA[ROS的自定义msg生成

简介：

在 ROS 通信协议中，数据载体是一个较为重要组成部分，ROS 中通过 std_msgs 封装了一些原生的数据类型,比如:String、Int32、Int64、Char、Bool、Empty.... 但是，这些数据一般只包含一个 data 字段，结构的单一意味着功能上的局限性，当传输一些复杂的数据，比如: 激光雷达的信息... std_msgs 由于描述性较差而显得力不从心，这种场景下可以使用自定义的消息类型。

msgs只是简单的文本文件，每行具有字段类型和字段名称，]]></description><category></category></item><item><title><![CDATA[ROS的helloword例程]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/122954151</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/122954151</guid><author>youbin2013</author><pubDate>Tue, 15 Feb 2022 23:22:03 +0800</pubDate><description><![CDATA[ros-noetic在ubuntu20.4的例程]]></description><category></category></item><item><title><![CDATA[树莓派安装ubuntu20.4及VNC配置]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/122934299</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/122934299</guid><author>youbin2013</author><pubDate>Mon, 14 Feb 2022 23:53:43 +0800</pubDate><description><![CDATA[进入系统镜像下载界面：

Install Ubuntu on a Raspberry Pi | UbuntuUbuntu is an open-source operating system for cross platform development, there's no better place to get started than with Ubuntu on a Raspberry Pi.https://ubuntu.com/download/raspberry-pi选择需要下载的版本。

下载]]></description><category></category></item><item><title><![CDATA[SOC定时器与中断配置]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/108018108</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/108018108</guid><author>youbin2013</author><pubDate>Sat, 15 Aug 2020 09:40:57 +0800</pubDate><description><![CDATA[SOC定时器与中断配置

1 定时器与中断工作原理

定时器原理：

Soc每一个核拥有一个32位的私有定时器和一个32位的私有看门狗定时器，两个核还拥有一个共享的64位全局定时器。

私有定时器工作方式是32位自减模式，当计数值递减到0时产生中断；8位的预分频器，支持1-0xff的分频；支持单次触发模式和自动重载模式，单次触发模式下，计数值递减到0后定时器停止，自动重载模式下，计数值递减到0后会从重加载寄存器拷贝计数值到计数寄存器中，产生中断后继续从该计数值执行递减操作。私有定时器和看门狗定时器的时钟为C]]></description><category></category></item><item><title><![CDATA[SOC串口的配置]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/107417315</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/107417315</guid><author>youbin2013</author><pubDate>Fri, 17 Jul 2020 20:46:05 +0800</pubDate><description><![CDATA[SOC串口的配置

1 UART工作原理

SoC共集成了12路的UART。这12路UART均可以配置为智能UART模式，由于我们的驱动是透传数据通信，所以不使用到智能模式。12路UART可以独立并行工作，每一路UART都有一个独立的FIFO，其大小为4k*8bit，发送和接收各为2k*8bit；通讯数据格式可以配置，默认是一个起始位、八位数据位、无校验、一个停止位；通讯波特率可通过软件设置，典型的波特率为38.4Kbps、76.8Kbps、115.2Kbps、614.4Kbps；最高波特率1Mbps；具有]]></description><category></category></item><item><title><![CDATA[SOC的GPIO配置]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/107391753</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/107391753</guid><author>youbin2013</author><pubDate>Thu, 16 Jul 2020 20:21:55 +0800</pubDate><description><![CDATA[SOC的GPIO配置

1 GPIO工作原理

Soc共集成40路双向GPIO，每一路GPIO的输入输出方向由方向寄存器来控制，管脚的输入输出电平值保存在相应的输入/输出值寄存器当中。外部信号输入至内部后经三级同步，再进行滤波，滤波宽度可通过相应的滤波宽度寄存器来选择配置，支持的滤波宽度范围为0~63个系统时钟周期。输入信号的脉冲宽度若能达到寄存器的设置值，则允许被采样，否则将被当做“毛刺”过滤。GPIO输出采用寄存器输出，通过写GPIO输出值寄存器直接将信号通过引脚向外部输出。GPIO模块的结构如图1所示]]></description><category></category></item><item><title><![CDATA[SOC时钟配置]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/107391108</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/107391108</guid><author>youbin2013</author><pubDate>Thu, 16 Jul 2020 19:26:32 +0800</pubDate><description><![CDATA[SOC时钟配置

1 锁相环工作原理

Soc的时钟产生单元（CGU）通过外部输入时钟和内部相位锁相环（PLL）和分频选择逻辑产生用于片内的不同频率的时钟。片内时钟频率的改变通过配置AHB总线全局控制模块单元内部锁相环寄存器实现。

CGU单元内部包含三个锁相环，分别产生系统主时钟、DDR物理层时钟、以太网物理层时钟，其配置寄存器位于AHB总线全局控制模块。CGU模块还产生1553模块时钟与UART时钟。

锁相环采用65nm工艺库中的PLLSM65LLFRAC锁相环，其最高输出频率为1.6GHz，包含小数]]></description><category></category></item><item><title><![CDATA[国产化SOC开发计划]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/107348705</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/107348705</guid><author>youbin2013</author><pubDate>Tue, 14 Jul 2020 22:00:05 +0800</pubDate><description><![CDATA[国产化SOC开发计划

1 熟悉SOC的组成和开发套件的使用

这个阶段是刚刚拿到国产化SOC开发板的最初阶段，该阶段需要完成的工作有：

1，安装开发套件，并且学会使用开发套件，并且能够进行上电调试；

2，粗略的过一遍开发板原理图，看看哪些外设需要开发驱动，以及整个SOC芯片对应引脚分布，以及重要器件的保护和电源分布以及上电要求；

3，过一遍简单过一遍开发手册，了解芯片的功能概述和体系架构，通过芯片架构图了解其内部组成，核心性能的评估，总线连接关系和时钟的分布。

该阶段的开发时间估计大概为3天左右。]]></description><category></category></item><item><title><![CDATA[电阻测试板软件设计]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/102334367</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/102334367</guid><author>youbin2013</author><pubDate>Mon, 07 Oct 2019 22:50:11 +0800</pubDate><description><![CDATA[电阻测试板软件设计

1 功能需求分析

电阻测试板的主要功能是通过分压法测量多路电阻的阻值大小。通过两个STM32的多路路ADC采集被测电阻两端的电压，将该值通过SPI通信传送给FPGA，然后FPGA通过LOCAL端总线把该值传送给PLX9054，PLX9054再通过PCI总线将该值传送给主机，主机根据分压公式，计算出电压对应的电阻值。其结构组成如图1.1所示。



图1.1 电阻测试板卡构成...]]></description><category></category></item><item><title><![CDATA[电源控制板软件设计]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/102334229</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/102334229</guid><author>youbin2013</author><pubDate>Mon, 07 Oct 2019 22:44:43 +0800</pubDate><description><![CDATA[电源控制板软件设计

1 功能需求分析

电源控制板主要功能是控制电路输出多路28V电源，在控制的同时能够实时监测个电源输出的电流大小，在电流过大时能够及时切断，并且反馈给主机。核心控制器是STM32F429单片机，该模块与主机之间的通信采用RS422串口。根据电路分析可以知道其需要配置功能有：3路离散量输出、5路电源控制输出、1路RS422通信串口、1路RS232调试串口、5路电流传感器实时监测...]]></description><category></category></item><item><title><![CDATA[dsp图像数据流设计]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/93220152</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/93220152</guid><author>youbin2013</author><pubDate>Fri, 21 Jun 2019 19:09:15 +0800</pubDate><description><![CDATA[DSP图像数据流设计

DSP应用程序主要分为三个部分：采集、处理和显示。

第一，采集是指应用层调用DSP底层驱动函数user_read_upp_data()将一帧RGB565视频格式数据储存到指定位置，该函数通过UPP接口接收FPGA的YCBCR图像数据，并按照特定公式转换成RGB565图像放置在用户指定的数组里；

第二，处理是指将应用层按照实际需求将采集得到的图像进行处理，并在原图像上叠加...]]></description><category></category></item><item><title><![CDATA[DM8148的DDR3如何配置]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/90523993</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/90523993</guid><author>youbin2013</author><pubDate>Fri, 24 May 2019 22:32:58 +0800</pubDate><description><![CDATA[1 准备工具

需要下载两张excel表格，一张是根据DDR3芯片型号计算DM8148的DDR3控制器的时序参数的表格，一张是根据PCB板子布线中CK trace长度与DQS trace长度来计算DDR3控制器的物理偏移参数的表格。
DM814x-DDR-Controller-Register-Configuration-spreadsheet-v1.0.xls（时序表格）；

RatioSeed...]]></description><category></category></item><item><title><![CDATA[stm32f429上移植ucosiii]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/90489686</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/90489686</guid><author>youbin2013</author><pubDate>Thu, 23 May 2019 22:51:56 +0800</pubDate><description><![CDATA[建立文件夹：选择一个裸机工程，在user文件夹下建立如下文件夹，APP文件夹，表示系统应用层文件夹，BSP文件夹表示板级支持包文件夹，uc-cpu文件夹表示和cpu有关文件，uc-lib表示系统的库文件，ucos-iii表示ucos的源码文件夹，如图1。


图1 移植文件夹建立

文件拷贝，
将部分文件拷贝到APP文件夹下，打开下载好的官方移植文件夹并进入到文件夹Micrium_STM32F42...]]></description><category></category></item><item><title><![CDATA[第十一节，ZYNQ的AXI_DMA的使用]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/90489481</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/90489481</guid><author>youbin2013</author><pubDate>Thu, 23 May 2019 22:48:26 +0800</pubDate><description><![CDATA[ZYNQ的AXI_DMA的使用

1 DMA控制器架构原理

AXIDMA:官方解释是为内存与AXI4-Stream外设之间提供高带宽的直接存储访问，其可选的scatter/gather功能可以将CPU从数据搬移任务中解放出来，在ZYNQ中，AXIDMA就是FPGA访问DDR3的桥梁，不过该过程受ARM的监控和管理。使用其他的IP（也是AXI4-Stream转AXI4-MM）可以不需要ARM管理。...]]></description><category></category></item><item><title><![CDATA[第十节，uart远程加载]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/89342373</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/89342373</guid><author>youbin2013</author><pubDate>Tue, 16 Apr 2019 21:21:30 +0800</pubDate><description><![CDATA[ZYNQ的UART加载

1 加载方法

ZYNQ的启动镜像是由FSBL程序（bootloader），PL配置文件（硬件比特流文件），应用层软件三个部分组成，其通过SDK的软件生成工具把三个部分按规定的格式拼凑成一个.bin文件，最终将这个文件写入到QSPIFLASH中，整个ZYNQ在配置好启动方式为FLASH启动后，便可做到上电自启动运行下载到FLASH中的用户程序。

为了实现远程加载，抛开仿...]]></description><category></category></item><item><title><![CDATA[第九节，ZYNQ的双核启动]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/89342330</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/89342330</guid><author>youbin2013</author><pubDate>Tue, 16 Apr 2019 21:13:39 +0800</pubDate><description><![CDATA[ZYNQ的双核启动

1 双核运行原理

ZYNQ是一种主从关系的AMP架构，通过松散耦合共享资源，允许两个处理器同时运行自己的操作系统或者裸机应用程序，在各自运行自己的程序或者系统的时候，可以通过共享内存进行双核之间的交互。双核启动中，cpu0完成系统的初始化，控制cpu1的启动，与cpu1通信，读写共享内存；与cpu1进行通信，读写共享内存。

共享资源防止冲突：

1，DDR的内存使用，CP...]]></description><category></category></item><item><title><![CDATA[第八节，ZYNQ的DMA]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/89342102</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/89342102</guid><author>youbin2013</author><pubDate>Tue, 16 Apr 2019 21:03:31 +0800</pubDate><description><![CDATA[ZYNQ的DMA

1 DMA的特点和体系结构

DMA外设特点：

DMA引擎拥有一个灵活的指令设置DMA的传输；
	拥有8个cache线，每一个cache线宽度是4个字；
	拥有8个可以并行的DMA通道线程；
	拥有8个中断给中断控制器；
	拥有8个DMA触发事件并且可以编码控制；
	128个（64bit）的MFIFO，在传输的时候读写端可写入到此FIFO；
	支持任意内存到内存的传输；
整个...]]></description><category></category></item><item><title><![CDATA[第七节，ZYNQ的启动原理和配置]]></title><link>https://blog.youkuaiyun.com/youbin2013/article/details/89342028</link><guid>https://blog.youkuaiyun.com/youbin2013/article/details/89342028</guid><author>youbin2013</author><pubDate>Tue, 16 Apr 2019 21:00:41 +0800</pubDate><description><![CDATA[ZYNQ的启动原理和配置

1 启动过程

设备配置包含用于初始化和配置ps和pl的所有方法及过程。在软件控制下，ps内的DevC提供用于初始化和配置ps和pl的手段和方法，在zynq中提供两个模块用于控制配置过程：

BootROM，一个静态存储块器块，当上电复位和暖复位后，有Cortex-A9的CPU执行这个内置程序；
	设备配置单元：用于控制JTAG调试访问和提供连接到AES、HMAC和PC...]]></description><category></category></item></channel></rss>