你应该知道的C++常识

本文探讨了C++中的异常处理原则,包括构造函数与析构函数中的异常管理、catch块的设计准则、异常说明的重要性及正确使用方法,并通过实例展示了局部对象引用返回的问题。

1. c++构造函数中可以抛出异常,但是应该保证在析构函数中正确区分已经构造和未构造的成员;

2. c++析构函数中不应该抛出异常,会造成程序terminate,因为出现异常的时候首先会调用析构对象,此时如果在析构函数中又引发新的异常,将无法处理;

3. catch中处理的类型必须是已经定义了类型,只声明的类型不行,catch的形参名可有可无;

4. catch形参与异常类型严格匹配,但允许nconst-->const,允许inherited-->base,允许int[] & int() --> int* & int(*)(),catch使用引用比较好;

5. catch用throw从新抛出exception,如果操作的是引用,可以对exception对象做些修改呢;

6. 子类在throw()中承诺的抛出的异常类型只能是父类承诺的子集;

7. 异常说明是函数声明的一部分,相互赋值的时候必须保证异常声明类型不丢失,如

void f() throw(bad_cast); //function
//----------
void (*pf)() throw(); //pointer
void (*pfo)() throw(bad_cast);
void (*pfoo)() throw(bad_cast, bad_alloc)
void (*pfooo)(); //throw ...
//-----------
pf = f; //error, pf throw none
pfo = f; //ok, pfo throw bad_cast
pfoo = f; //ok, pfoo throw bad_cast & bad_alloc
pfooo = f; //ok, pfooo throw ...

8. 不可以返回局部变量的指针,也不能在“返回值为A类引用”的函数中返回A的局部对象

#include<iostream>

class Foo
{
public:
	Foo(int v = 0) : val(v) {
		std::cout << "constructor" << std::endl;
	}

	Foo(const Foo &f) : val(f.val){
		std::cout << "copy constructor" << std::endl;
	}

	~Foo() {
		std::cout << "destructor" << std::endl;
	}

	int getVal() {
		return val;
	}

private:
	int val;
};

/* 返回局部对象的引用是不行的 
 * Foo getFoo();这个倒是可以
 *得到一个临时对象。
 */
Foo &getFoo() {
	Foo f(1);
	return f; /* warning, 相当于返回一个指针,不会发生构造 */
}

int main(int argc, char *argv[])
{
	Foo &rf = getFoo(); /* call copy constructor */
	std::cout << rf.getVal() << std::endl;
	return 0;
	/* rf是一个引用,不会发生Foo的析构的调用 */
}

9.非静态成员函数都隐含一个this指针,包括构造函数和析构函数。C++对象构造的顺序是先分配空间(此时会得到this),然后运行构造函数(此时会用到this)。用GDB调试的时候默认可以看见这些信息。

下载前必看:https://renmaiwang.cn/s/bvbfw Verilog设计_串并转换 / 移位寄存器实现了一种串并转换的功能,其核心原理在于移位寄存器的运用。 这里详细展示了串转并以及并转串两种不同的设计方案。 每一种转换模式都设有专属的使能信号,同时并行输出数据的格式提供了两种选择:最低有效位优先(lsb)和最高有效位优先(msb)。 串并转换技术主要应用于串行传输与并行传输这两种数据传输模式之间的相互转换,而移位寄存器是达成这一目标的常用工具,能够支持并行及串行的数据输入与输出操作。 这些移位寄存器通常被设定为“串行输入、并行输出”(SIPO)或“并行输入、串行输出”(PISO)两种工作模式。 在串行数据输出的过程中,构成数据和字符的码元会按照既定的时间顺序逐位进行传输。 相比之下,并行数据传输则是在同一时刻将固定数量(普遍为8位或16位等)的数据和字符码元同时发送至接收端。 数据输入通常采用串行格式进行。 一旦数据成功输入寄存器,它便可以在所有输出端同时被读取,或者选择逐位移出。 寄存器中的每个触发器均设计为边沿触发类型,并且所有触发器均以特定的时钟频率协同工作。 对于每一个输入位而言,它需要经过N个时钟周期才能最终在N个输出端呈现,从而完成并行输出。 值得注意的是,在串行加载数据期间,并行输出端的数据状态应保持稳定。 数据输入则采用并行格式。 在将数据写入寄存器的操作过程中,写/移位控制线必须暂时处于非工作状态;而一旦需要执行移位操作,控制线便会变为激活状态,并且寄存器会被锁定以保持当前状态。 只要时钟周期数不超过输入数据串的长度,数据输出端Q将按照预定的顺序逐位读出并行数据,并且必须明确区分最低有效位(LSB)和最高有效位(MSB)。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值