组合逻辑电路-karnaugh map to circuit卡洛图

最新推荐文章于 2024-09-23 02:00:00 发布

原创

最新推荐文章于 2024-09-23 02:00:00 发布 · 821 阅读

2 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

该博客探讨了如何根据Karnaugh map（卡洛图）来设计一个四输入逻辑电路。电路要求在输入为2、7或15时输出逻辑1，而在输入为0、1、4、5、6、9、10、13或14时输出逻辑0。文章详细介绍了如何确定最小的SOP和POS输出形式，并通过一个4-1多路选择器和2-1多路选择器的组合实现这一功能，同时限制了2-1多路选择器的使用数量，强调了a和b作为多路选择器输入的重要性。

Implement the circuit described by the Karnaugh map below.

module top_module(
    input a,
    input b,
    input c,
    output out  ); 
    assign out = (a | b | c);
endmodule

Implement the circuit described by the Karnaugh map below.

module top_module(
    input a,
    input b,
    input c,
    input d,
    output out  ); 
    assign out = ~a & ~d | ~b & ~c | b & c & d | a & c & d;
endmodule