自定义博客皮肤VIP专享

*博客头图：

点击选择上传的图片

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

点击选择上传的图片

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

点击选择上传的图片

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览取消提交

自定义博客皮肤

-+

上一步保存

AngryNoob

Angry Noob 优快云认证博客专家优快云认证企业博客

码龄12年

7: 原创

13万+: 周排名

173万+: 总排名

5万+: 访问

: 等级

475: 积分

37: 粉丝

47: 获赞

6: 评论

393: 收藏

私信

关注

热门文章

分类专栏

最新评论

Xilinx FPGA 配置之BOOTSTS寄存器
银桦银: 请问用代码读写icap配置寄存器要怎么操作呢，找不到官方相关介绍的文档
MDIO(clause 22 与 clause 45)接口简介以及FPGA Verilog 实现
zw110202: 45.3.4 OP (operation code) The operation code field indicates the type of transaction being performed by the frame. A <00> pattern indicates that the frame payload contains the address of the register to access. A <01> pattern indicates that the frame payload contains data to be written to the register whose address was provided in the previous address frame. A <11> pattern indicates that the frame is read operation. A <10> pattern indicates that the frame is a post-read-increment-address operation.
MDIO(clause 22 与 clause 45)接口简介以及FPGA Verilog 实现
weixin_39887166: 作者您好，请问时序图的资料来源于哪里吗？
MDIO(clause 22 与 clause 45)接口简介以及FPGA Verilog 实现
小白智: 想请教一下怎么给到PHYAD2引脚高电平呢
MDIO(clause 22 与 clause 45)接口简介以及FPGA Verilog 实现
zynqxmx: “比特“11”表示读当前寄存器，比特“11”表示读当前寄存器读完后把当前寄存器的值加1，用于顺序读”。两个比特11？，是不是有一个为比特10呀

Xilinx FPGA

关注

关注数：文章数：3 文章阅读量：16954 文章收藏量：132

作者: Angry Noob

这个作者很懒，什么都没留下…

展开