Makefile中使用shell注意事项

大概只要知道Makefile的人，都知道Makefile可以调用Shell脚本。但是在实际使用时，并不那么简单，一些模棱两可的地方可能会让你抓狂。你若不信，可以先看几个例子，想象一下这些这些例子会打印什么内容，记下你想象的结果，然后在计算机上运行这些例子，对照看一下。

 

示例一：

if [ "$(BUILD)" = "debug" ]; then echo "build debug"; else echo "build release"; fi all: echo "done"

示例二：

all: @CC=arm-linux-gcc @echo $(CC)

示例三：

CC=arm-linux-gcc all: @echo $(CC)

示例四：

SUBDIR=src example all: @for subdir in $(SUBDIR); / do/ echo "building " $(subdir); / done

 

 

说明：

1. Shell脚本在target里才有效，其它地方都被忽略掉了。所以示例一中，”build debug”之类的字符串根本打印不出来。示例一的正确写法是：

示例一：

all: if [ "$(BUILD)" = "debug" ]; then echo "build debug"; else echo "build release"; fi echo "done"

 

2. make把每一行Shell脚本当作一个独立的单元，它们在单独的进程中运行。示例二中，两行Shell脚本在两个莫不相干的进程里运行，第一个进程把CC设置为arm-linux-gcc，第二个进程是不知道的，所以打印的结果自然不是arm-linux-gcc了。示例二的正确写法是：

示例二：

all: @CC=arm-linux-gcc; echo $(CC)

或者：

all: @CC=arm-linux-gcc; / echo $(CC)

 

3. make在调用Shell之前先进行预处理，即展开所有Makefile的变量和函数。这些变量和函数都以$开头。示例三中，Shell拿的脚本实际上是echo arm-linux-gcc，所以打印结果正确。

 

4. make预处理时，所有以$开头的，它都不会放过。要想引用Shell自己的变量，应该以$$开头。另外要注意，Shell自己的变量是不需要括号的。示例四的正确写法是：

示例四：

SUBDIR=src example all: @for subdir in $(SUBDIR); / do/ echo "building " $$subdir; / done

 

在Makefile中写shell代码有点诡异，和不同的shell语法不太一样，如果不了解，看Makefile会莫名其妙。下面总结了一些。

1：尽在Makefile文件的目标项冒号后的另起一行的代码才是shell代码。
eg：
xx = xx1 // 这里时makefile代码
yy：xx = xx2 // 这是是makefile代码，makefile允许变量赋值时，'='号两边留空格
yy：
xx=xx3 // 只有这里是shell代码 ，shell不允许‘=’号两边有空格哦。
有一个例外：
xx=$(shell 这里的代码也是shell代码)

2：Makefile中的shell，每一行是一个进程，不同行之间变量值不能传递。所以，Makefile中的shell不管多长也要写在一行。
eg：

SUBDIR=src example all: @for subdir in $(SUBDIR); / // 这里往下是一行shell do/ echo "building " $$subdir; / done

3：Makefile中的变量以$开头， 所以，为了避免和shell的变量冲突，shell的变量以$$开头
eg1：从当前目录路径中提取出 /application 或 /base_class 之前的部分
PROJECT_ROOT_DIR = $(shell pwd | awk -F'/application|/base_class' '{print $$1}')
eg2：上例中$$subdir就是shell中的变量， 而$(SUBDIR)是Makefile的中的变量