STM32入门笔记（1）——时钟

最新推荐文章于 2025-04-19 22:11:24 发布

原创最新推荐文章于 2025-04-19 22:11:24 发布 · 2.3k 阅读

2 ·

CC 4.0 BY-SA版权

文章标签：

#timer #div #io #工作 #c

STM32 专栏收录该内容

12 篇文章

订阅专栏

本文详细介绍了STM32微控制器的时钟系统，包括五个可用的时钟源：HSI、HSE、LSI、LSE和PLL。解释了系统时钟SYSCLK的选择及其最大频率限制，并阐述了AHB分频器的功能以及如何将时钟分配给不同的模块。此外，还提供了APB1和APB2总线所连接外设的具体列表。

STM32中使用任何一个外设都必须打开相应的时钟。在STM32中有5个时钟源可供用户选择：

1.HSI高速内部时钟，RC震荡器，频率为8MHz。

2.HSE高速外部时钟，右英/陶瓷谐振器，或着外部时钟源，4MHz-16MHz.

3.LSI内部低速时钟，RC震荡器频率为40Hz。

4.LSE外部低速时钟，接频率为32.768KHz的石英晶体。

5.PLL锁相环频输出，时钟源可选为HIS/2、HSE或HSE/2。倍频可选2-16倍，但其输出频率最大不能超过72MHz。

系统时钟SYSCLK，它是供STM32中绝大部分器件工作的时钟源，系统时钟可选择为PLL输出、HSI或者HSE。系统时钟的做大频率为72MHz，它通过AHB分频器分频后送给个模块使用，AHB分频器可选择1、2...512分频。AHB分频器输出的时钟送给5大模块使用：

1.送给AHB总线、内核、内存、DMA使用的HCLK时钟。

2.通过8分频送给系统定时器的定时时钟（嘀嗒定时器）。

3.直接送给Cortex的空闲时钟PCLK。

4.送给APB1分频器可选择1、2、4、8、16分频，其输出一路供APB1外设使用（PCLK1,最大频率36M）另一路送给定时器（Timer）2、3、4倍频器使用。该倍频器可选择1或着2倍频，时钟输出供定时器2、3、4使用。

5.送给APB2分频器可选择1、2、4、8、16分频，其输出一路供APB2外设使用（PCLK2,最大频率72M）另一路送给定时器（Timer）1倍频器使用。该倍频器可选择1或着2倍频。时钟输出供定时器1使用。另外，APB2分频器还有一路输出供ADC分频器使用，分频后送给ADC模块使用。ADC分频器可选择为2、4、6、8分频。

连接在APB1(低速外设)上设备有：电源接口、备份接口、CAN、USB、I2C1、I2C2、UART2、UART3、SPI2、窗口看门狗、TIMER2、TIMER3、TIMER4。

连接在APB2(高速外设)上设备有：UART1、SPI1、Timer1、ADC1、ADC2、所有普通IO口、第二功能IO口。

//系统时钟初始化函数
//pll:选择的倍频数，从2开始，最大值为16	
void Stm32_Clock_Init(u8 PLL)
{
	unsigned char temp=0;   
	MYRCC_DeInit();		  //复位并配置向量表
	RCC->CR|=0x00010000;  //外部高速时钟使能HSEON
	while(!(RCC->CR>>17));//等待外部时钟就绪
	RCC->CFGR=0X00000400; //APB1=DIV2;APB2=DIV1;AHB=DIV1;
	PLL-=2;//抵消2个单位
	RCC->CFGR|=PLL<<18;   //设置PLL值 2~16
	RCC->CFGR|=1<<16;	  //PLLSRC ON 
	FLASH->ACR|=0x32;	  //FLASH 2个延时周期

	RCC->CR|=0x01000000;  //PLLON
	while(!(RCC->CR>>25));//等待PLL锁定
	RCC->CFGR|=0x00000002;//PLL作为系统时钟	 
	while(temp!=0x02)     //等待PLL作为系统时钟设置成功
	{   
		temp=RCC->CFGR>>2;
		temp&=0x03;
	}    
}