16位移位寄存器设计与FPGA实现(逻辑左移、逻辑右移、算术右移、循环左移、循环右移)

最新推荐文章于 2025-04-22 23:43:06 发布

yang_wei_bk

最新推荐文章于 2025-04-22 23:43:06 发布

阅读量4.8k

点赞数 1

文章标签： 16位移位寄存器 FPGA

本文链接：https://blog.youkuaiyun.com/yang_wei_jy/article/details/103833750

版权

该博客详细介绍了如何使用Verilog在FPGA上实现16位移位寄存器，包括逻辑左移、逻辑右移、算术右移、循环左移和循环右移。通过建立输入信号的消抖和沿检测，实现了不同类型的移位操作，并将结果输出到data_0。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

module shift_reg
(
   input clk,
   input rst_n,
   input Logic_L,//逻辑位移使能信号
   input Arith_L,//算术位移使能信号
   input Circu_L,//循环位移使能信号
   output [15:0]data_0//输出数据
);

reg [15:0]data;//原数据
always@(posedge clk or negedge rst_n)
begin
if(~rst_n)
data<=0;
else
data<=16'b1010101010101010;//data_i;
end

reg Logic_L1,Arith_L1,Circu_L1;//使能信号打三排，消抖和为检测沿做准备
reg Logic_L2,Arith_L2,Circu_L2;
reg Logic_L3,Arith_L3,Circu_L3;

always@(posedge clk or negedge rst_n)
begin
if(~rst_n)
begin
   Logic_L1<=0;
   Arith_L1<=0;
   Circu_L1<=0;

   Logic_L2<=0;
   Arith_L2<=0;
   Circu_L2<=0;

   Logic_L3<=0;
   Arith_L3<=0;
   Circu_L3<=0;
end
else