Zynq入门基础实验一之Helloworld

本文介绍了一个使用Zynq实验板完成的HelloWorld基础实验。实验通过PS部分的uart1,借助485接口和485转232串口线建立平台。在Vivado中配置硬件平台,生成bitstream,再导入SDK创建并运行程序,最终在终端显示helloworld。实验强调了Zynq的PS外设配置,包括MIO和EMIO的区别,以及如何在板子上运行纯PS或PS+PL设计的程序。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

一.实验平台

    我们采用的是自己设计的Zynq实验板,与Xilinx官方的Zedboard基本兼容。

二.实验内容

   我们使用PS部分的uart1,电路板上留出485接口,通过485转232串口线,即搭好本实验的实验平台。通过将vivado下新建的硬件平台生成bitstream文件,导入到SDK,然后在SDK上新建helloworld的程序,运行程序即可在终端上打印出helloworld信息。

三.注意事项:

  1. 关于Zynq:

      Zynq的PS外设可配置成MIO和EMIO。MIO是PS的I/O接口对应到芯片外部引脚54个引脚,这些引脚可用在GPIO、SPI、UART、TIMER、Ethernet、USB等功能上。
EMIO是使用拓展IO,因为MIO引脚资源有限,将MIO上放不下的而又想使用的IO接口连到PL上,从PL引脚连到外部,这就是EMIO。我们知道,PS部分访问PL
部分的资源,一般可通过AXI GP(低速访问)、AXI HP(高速访问)、AXI ACP(用得较少),但有了EMIO,就可以通过EMIO直接连到一些简单PL模块上,用作模
块的控制信号,这样就可以绕过复杂的AXI总线访问。

     一般来说FPGA设计中,顶层文件的Input Output端口都要给它约束到指定引脚; 但Zynq引脚资源主要分为PS Pin、FPGA Pin、Jtag Config Pin、GTX Pin(高速串行收发引脚)、XADC Pin; PS Pin分为PS_POR_B(上电复位引脚)、PS_CLK(系统时钟)、PS_SRST_B(系统复位)、PS_MIO、PS_MIO_VREF、PS_DDR Pin; 因此我们看到在Diagram中的PS部分(除了EMIO)的Make External端口没有约束到具体引脚,因为硬件上已经约束好了。PL部分的Make External端口是一定要在xdc文件中约束到指定引脚。

  2.

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值