xqhrs232的专栏

在覆铜前需要画出板框外形，这里要用到两种网络类型：Board Geometry–Outline(白线)和Route Keepin(黄线)，且要保证前者比后者覆盖的范围要大。->Display->Shape_fill->no_etch_shape_display选项打勾则隐藏，否则显示。」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。第二个红色箭头是要选择覆铜所属的网络，一般是GND。1、关于Allegro 16X版本，铺铜卡死问题的一个可行解决方案----

当有死铜时，标题栏Shape->Delete Islands会出现如下属性，死铜的个数。敷铜完成后发现仍有连线需要调整，如果删除顶层和地层的敷铜，调整完连线重新敷铜当然没问题，但是浪费了重新敷铜的时间。在allegro中，对于双面板，完成布局布线后，检查DRC所有错误都已解决，对PCB板进行正片敷动态铜。Find面板中选择Shape，在PCB设计区选中要删除的覆铜，这样覆铜就会被删除掉。一般的说覆铜用的栅格可以比布线用的栅格粗糙。2、PCB设计-Allegro软件入门系列-铺铜操做（下）----

共222个零件，存放高功率杂项图件（未分类），如REF-01，PWR505，TPS67341等。共210个零件，存放晶体管（含FET，UJT，PUT等），如2N2222A，2N2905等。共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。共365个零件，存放线性杂项图件（未分类），如14573，4127，VFC32等。共872个零件，存放分立式元件，如电阻，电容，电感，开关，变压器等常用零件。共305个零件，存放锁存器，如4013，74LS73，74LS76等。

软件，执行菜单命令Setup-User Preferences，在如图所示的用户参数窗口进行库路径的指定，对debpath，padpath及psmpath库进行所需要调用封装库所在路径的指定，这样就可以调用本地的pcb封装库。1、请教：allegro的pcb库中，0805之类的基本贴片封装在哪里----debpath：封装中device文件指定路径。psmpath：封装中psm文件指定路径。padpath：封装中焊盘文件指定路径。

确定好焊盘后，确定两个焊盘直接的距离，一般以实物的长度为标准，0603就是1.6mm，0805就是2.0mm。最大工作电压与电阻器的阻值无关。封装尺寸是长x宽，0805,0603,1206 这些单位是英制，0805代表0.08英寸*0.05英寸，而1英寸=25.4毫米（注意：封装尺寸是实物封装的尺寸，不是焊盘的或者PCB封装图的尺寸，PCB封装图的尺寸会稍微大些）最常用的精度是 1%和 5%，一般场合使用5%精度，有精度要求的使用 1%电阻，比如 DCDC，电流采样，特殊要求的根据实际情况选择更高精度的。

此时如果想修改原理图，修改保存后，重新生成创建网表Create Netlist后，回到Allegro PCB页面，点击File中的Update Layout，1、打开原理图，点击选中下打开的DSN文件，点击Tools中的Create Netlist，点击确定，创建成功后，output下输出的就是三个网表文件。如果对于已经画好的PCB，后期发现需要更改原理图的某个部分，原理图更改后，怎么同步更新到PCB中，而不变动原来已经布好局、布好线的的PCB呢？2、请教：如何实现orcad与allegro同步？

然后打开Allegro PCB Edit，在Setup - User Preference中设置Paths中的psm与pad的路径，他们是你封装与焊盘的路径文件，如果没设置，导入网表会失败。1.一般情况下，大公司里的板框由结构工程师给出，他订好后导出DXF文件，再给到PCB工程师导入PCB工程文件中，并且设置keepin keepout，如下图是四轴飞行器的板框DXF文件。步骤：菜单栏选择Edit - Z-copy，在右侧菜单栏选择你要粘贴到的类与子类，如下图。

如图6-36所示，这个案例就表示了网表已经成功导入，一共有451个器件，现在这些器件全部在后台，并未放置到PCB中，我们要做的就是将这些器件放到PCB中，进行PCB设计；第二步，查看了状态之后，需要指定封装库路径，才可以将PCB器件全部放置出来，执行菜单命令Setup-User preference，进行参数设置，如图6-37所示，在弹出的界面中，在左侧选择Paths，下面选择到Library，进入到封装库指定，需要指定三个封装库路径：Devpath：指定封装的device文件；（以上内容来源于凡亿教育）

在代工厂反馈的问题当中，有一类问题我遇到的最多，就是我所采用的封装不符合工厂的设计规范，需要对器件的封装做出调整。当然，这种方法很有局限性，只能导出规则的焊盘，即Circle，Square，Oblong，Rectangle，Octagon，对于。psm很容易生成，pad就没那么简单了，在网上搜寻了一下，似乎没有特别好的解决方案，于是我想简单分享一下我的方案。3. 将鼠标移植右侧菜单Options上，会出现该封装中所用的焊盘，双击需要导出的焊盘，例如PAD20x36。

首先打开需要拷贝库的原理图，和需要拷贝到某一个库的库文件，在在design cashe 中选择元件， 然后 Edit---> Copy。版权声明：本文为优快云博主「ywhfdl」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。在提取原件封装的过程中，PCB提取原件库相对简单点，原理图麻烦点！拷贝好之后，再切换到你的库文件目录下，Edit---> paste 就好了。然后稍等一下，去文件夹下面看，PCB的全部库文件都在你的文件夹下面了！剩下的就是自己DIY了！

在设计多层PCB电路板之前，设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容（EMC）的要求来确定所采用的电路板结构，也就是决定采用4层，6层，还是更多层数的电路板。”->”File_management”->”Output_dir”，设定”ads_sdart”项的”Value”内容为指定目录名称，如“gerber”，则在生成gerber数据操作时，会自动在当前pcb文件目录下生成“gerber”文件夹，在该文件夹下保存有所生成的全部gerber文件。针对不同的封装，需要制作不同的Padstack。

1、allegro如何设置布线默认过孔Via----

(23.63 KB, 下载次数: 52)(19.74 KB, 下载次数: 53)

点击十字符号，找到find窗口，并勾选symbols选项，然后鼠标单击想要移动的器件，就可以随意移动器件了（鼠标单击前要移动到器件显示高亮处，不然可能会出现无法选中器件的情况）。选择想要旋转的器件，使其处于可移动状态，然后单击鼠标右键，选择rotate移动鼠标即可（在option窗口下可以设置旋转角度）。选择想要镜像的器件，使其处于可移动状态，然后单击鼠标右键，选择mirror即可。

元器件外框丝印显示设置，Board Geomentry –> Silkscreen_Bottom和Silkscreen_Top勾选即可，后面颜色框可以修改丝印显示的颜色(如下图所示)Components -> Ref Des 勾选Silkscreen_Bottom和Silkscreen_Top就可以显示位号(如下图所示)原文链接：https://blog.youkuaiyun.com/qq_23930465/article/details/115277877。3.元器件位号丝印显示设置。

根据自己的需求选择需要敷铜的形状，我选择的是rectangle，在右边的选项中，class选择Etch，subclass根据自己的需求选择对应的层，用鼠标拉出需要的形状即可。原文链接：https://blog.youkuaiyun.com/qq_34234087/article/details/83268646。删除铺铜：选择删除按钮，在右边的find标签选择shapes，点击要删除的铺铜位置就能删除铺铜。2、cadence自动生成铺铜_Allegro铺铜详解----3、allegro 演示铺铜皮98----

https://blog.youkuaiyun.com/tichimi3375/article/details/80232008 allegro学习笔记,调整各层颜色及可视性。https://jingyan.baidu.com/article/0a52e3f4ed5859bf62ed72a0.html allegro布线时，如何对层颜色进行设置？原文链接：https://blog.youkuaiyun.com/qq_25144391/article/details/104960621。

2.点击Board Geomentry-----Silkscreen_Bottom和Silkscreen_Top勾选即可，后面颜色框可以修改丝印显示的颜色。原文链接：https://blog.youkuaiyun.com/qq_42726584/article/details/128936699。版权声明：本文为优快云博主「紫柒染墨」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。3.点击Apply和OK即可显示元器件外框丝印。4.元器件外框丝印就会显示成红色。

4、此时在屏幕下方的“Find window”窗口将显示查询元件的相关信息，同时元件在原理图中也会被高亮选中。通过以上方法在Search工具栏的下拉箭头使用筛选功能，勾选不同的查询对象，可以筛选不同的元素，比如查询网络名（Nets）等等。2、 在Search工具栏的文本框中输入元件位号；原文链接：https://blog.youkuaiyun.com/LGCPCB/article/details/88608392。本章节将教会大家如何在如何在Cadence OrCAD原理图中根据元件位号查找元件的方法。

原文链接：https://blog.youkuaiyun.com/yeyiliang/article/details/53183706。版权声明：本文为优快云博主「黑皇后」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。是原件和元件库的链接有问题，使用一下能用的元件库里的元件就好了。1、OrCAD中元件的替换与更新----

如果板子很大，不容易看到DRC错误，修改drc显示大小，“setup”–“design parameter”–“display”，改大“DRC marker size”的值。菜单栏setup —>enable on-line drc 可以开启在线drc检查，鼠标放在右下角drc的颜色框上可以看到on line drc是否是开启状态。所有的DRC检测项设置在“setup”–“constraints”–“modes”，负责DRC的开启和关闭。2、Allegro 如何检查DRC和忽然DRC----

Ø 非电源类型管脚空置的，放置不连接的符号，执行菜单Place→No Connect、或者会是按快捷键X、或者是点击右侧的不连接菜单，如图3-13所示，为了是原理图绘制规范，没有连接的网络建议都加上不连接的符号，如图3-14所示；原文链接：https://blog.youkuaiyun.com/weixin_43044164/article/details/107016432。版权声明：本文为优快云博主「凡亿教育」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。

如图： 在软件弹出Annotate对话框后，在对话框的Packaging菜单“Action”栏中选择Add Intersheet references，即添加页码标识。（注意，便于阅读，最好不同页面的同一个网络都添加上这样的连接符号）。对于ORCAD有多个页面的原理图，off-page担当着在不同界面之中的电气连接，如果不加，软件就会报错。4，删除off-page在Annotate选择delete intersheet reference，然后在点击确定，在后面的弹窗中一直选择确认即可删除。

(1:选择other选项卡，2：选择输出格式为orpads2k.dll；4：配置输出位置，5：确认输出，)（1修改HEADER和Combined property string里面的内容，2：设置用excel打开；3：设置输出路径，4：选择ok输出）版权声明：本文为优快云博主「xujuju7607」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。4：导网表，（1选中工程;2:配置DC输出界面（一般默认即可），选择显示输出；3：检查drc输出的错误，检查提示的报错，

方向性，主要是因为，有的小卡会有零件伸出板外，比如说插件类的，如果是一块四方的小卡不考虑方向的话，把伸出板外的零件边和另块卡拼在一起的话，我们的产线无法在生产完后分板！8.我作为新人的时候，曾经学习过自动布线，但是因为我是做主板的，板大，自动布线根本就不行，所以对我来说等同于不好用，不过你要是做两层板，极为简单的，用自动步线应该还可以，具体没尝试过，因为这个命令我都快忘记了，不过针对于BGA自动打孔我们到是偶尔会用到，不过也不太好用,如果你要是做两层以上的板，建议你不要自动步线，太慢，而且99%不能用.

注意：soldermask_top，soldermask_bottom，pastemask_top，pastemask_bottom，silkscreen_top ，silkscreen_bottom，drill这是每个板子都必须要的， 至于TOP/BUTTOM/VCC/GND这些是根据你的板子来定的，这几个层大同小异。双击点开一个层的文件夹，在文件夹下方右键，会显示add和cut，意为添加和删除，添加我们需要的，删除不需要的，点击add弹出如下界面；勾选film mirrored，点击ok；

相关文章1、Cadence allegro 导出位号图丝印PDF文件（器件中心）----使用allegro设计PCB时，时常需要导出PCB的丝印图，那么如何操作呢？

版权声明：本文为优快云博主「学工科的皮皮志^_^」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.youkuaiyun.com/qq_45138815/article/details/124272362。1、cadence allegro画pcb时如何选中元器件的指定位置移动----一、点击菜单栏的show element命令。一、点击菜单栏的show element命令。二、在find栏中输入要查找的器件。二、在find栏中输入要查找的器件。

首先在allegro中打开目标pcb文件，找到options窗口，选择ref des，勾选silkscreen_top则显示顶层位号丝印，勾选silkscreen_bottom则显示底层位号丝印。然后点击eidt，选择change，在options窗口里面选择想要调整丝印的层，输入刚刚设置好的字体的序号，最后点击想要调整的位号丝印就可以改变位号丝印的大小了。找到options窗口，选择ref des，取消勾选则隐藏顶层位号丝印，取消勾选则隐藏底层位号丝印。6、调整器件位号丝印大小。2、隐藏器件位号丝印。

版权声明：本文为优快云博主「廖光铖」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.youkuaiyun.com/LGCPCB/article/details/89197916。温馨提示：如果想显示铜皮，把上面的第三个步骤恢复成软件默认设置即可。

然后再选择 你想要看的层数 点击左下方 apply 即可刷新。右上角选择 off 弹出窗口 选择 是 ，就会所有的看不见。

版权声明：本文为优快云博主「閶岼」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。写得那么详细的原因是因为，根本找不到微软输入法的兼容性设置，因此进行详细的描述。例如：打开文件只能，浏览ctrl+滚轮卡死，直接使用滚轮放大缩小也是卡死。之前有设置，但是win10自动更新又把它的兼容性设置回去了，真是个大坑。现在打开pads，就应该不会存在卡死，滚轮滚动不了的问题了。注意：第二步骤，点击一下首选语言的空白处，才能显示“选项”1.选择语言，选择首选语言的“选项”

原文地址::PADS软件中，鼠标中键无法放大缩小BUG怎么办？解决办法在这里_万哥i的博客-优快云博客_pads不能放大缩小在PADS软件中，不管是9.3版本，还是9.5版本，还是VX等高版本，有时不知道点到其他命令，导致鼠标中键无法无法进行放大缩小，解决办法是Tools–Customize–Keyboard and More–Reset All和Toolbars and MenusPADS Mentor Cadence AD QQ交流群2966284322EDA学习—————————

原文地址::LVDS布线规则_第22条军规 @ 硬件园-优快云博客_lvds布线要求相关文章1、LVDS信号布局布线要求---checklist----LVDS信号布局布线要求---checklist_打怪升级ing-优快云博客_lvds走线要求

原文地址::pads layout怎样设置推挤布线？_百度知道相关文章1、padslayout怎样设置推挤布线？----padslayout怎样设置推挤布线？_360问答打开PADS LAYOUT后，第一步，点击菜单栏；第二步，点击view(查看)；第三步：点击 options（选项），此时会弹出选项框，这时里面有一个DRP（设计规则），最后一步就是钩选PX或PP，到此就可以用推挤功能了。...

原文地址::https://max.book118.com/html/2018/0411/161062772.shtm

原文地址::https://www.cadzxw.com/24898.html/

原文地址::https://bbs.elecfans.com/jishu_1711895_1_1.html

原文地址::https://www.cnblogs.com/tureno/articles/11866198.html相关文章1、以太网布线的差分对等长规则----http://www.elecfans.com/emb/jiekou/20190525941968.htmlhttp://bbs.eeworld.com.cn/thread-1066670-1-1.html如下面两张图，第一种是用一个拐弯来补全差分线的等长误差。第二种是小幅度的拉大差分线的间距来加长其中一条线来等长。这..

原文地址::http://blog.chinaunix.net/uid-24343357-id-3261360.html看图操作，就行了。这里说明一下，在find标签里面勾选Cline segs，而不是Cline，如果选择了Cline，弹出消息如下图，这个消息里面有线长，但是没有线宽。...