Xmumu_的博客

大家好这里是X，好不容易过一个国庆，把以前的内容都给补上，喜欢的别忘了点赞、收藏噢????????????2选一选择器4选一选择器8选一选择器MUS应用下期再见~~~

基本SR锁存器任务描述本关任务：在Logisim中，构建由两个或非门构成的基本SR锁存器。相关知识锁存器(Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存。锁存器的结构特点是交叉耦合（反馈），这是形成记忆能力的关键。门控SR锁存器任务描述本关任务：在Logisim中，在基本锁存器的基础上构建门控SR锁存器。相关知识锁存器(Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定

D触发器设计(下降沿)任务描述本关任务：在Logisim中，用两个D锁存器级联构建主从式D触发器，要求下降沿触发。相关知识在电平敏感型锁存器中，在时钟信号有效（如Clk=1）期间，锁存器的状态Q跟随输入的变化而变化，这种现象称为“空翻”。为了避免出现空翻，可以把状态变化时机限定在时钟信号的上升沿或者下降沿，这种类型的器件称为触发器（Trigger/Flipflop）。下降沿触发的主从D触发器原理图（之一）如下：其特征方程如下：Q(t+1) = DClk下降沿有效实验内容实验电路框架与第

JK触发器设计任务描述本关任务：在Logisim中，在D触发器的基础上构建JK触发器。相关知识在电平敏感型锁存器中，在时钟信号有效（如Clk=1）期间，锁存器的状态Q跟随输入的变化而变化，这种现象称为“空翻”。为了避免出现空翻，可以把状态变化时机限定在时钟信号的上升沿或者下降沿，这种类型的器件称为触发器（Trigger/Flipflop）。JK触发器（上升沿触发）原理图如下：其特征方程如下：Q(t+1) = J ∙ ~Q(t) + ~K ∙ Q(t)Clk上升沿有效实验内容实验电路

欢迎来到数电专题今天是最后一个任务啦任务描述????本关任务：在Logisim中，构建由4个D触发器构成的4位节拍脉冲发生器。相关知识????在数控装置和CPU中，设备/部件往往需要按照人们事先规定的顺序进行运算或操作，这就要求设备的控制部分不仅能正确地发出各种控制信号，而且要求这些控制信号在时间上有一定的先后顺序，即输出时序脉冲信号，以实现设备各部分的协调动作。实现这种控制的器件被称为节拍脉冲发生器，或者顺序脉冲发生器等。引脚说明????信号 I/O 位宽 说明Clock 输入 1 位 时

欢迎来到数电专题????????循环移位寄存器任务描述????????本关任务：在Logisim中，构建由4个D触发器构成的4位循环右移移位寄存器，要求上升沿触发，具有异步复位功能以及并行数据同步加载功能。相关知识????寄存器（Register）的功能是存储二进制代码，它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，故存放n位二进制代码的寄存器，需用n个触发器来构成。移位寄存器（Shift Register）的结构也比较简单，其中的数据可以在移位脉冲作用下依次逐位右

欢迎来到本专题噢????引脚说明信号 I/O 位宽 说明Clock 输入 1 位 时钟脉冲，上升沿有效Reset 输入 1 位 异步复位端：Reset=1时复位，Out=0In 输入 1 位 右移数据输入端Out 输出 1 位 右移数据输出端学习数电是快乐的~~大家不要不开心噢！1、寄存器（Register）的功能是存储二进制代码，它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，故存放n位二进制代码的寄存器，需用n个触发器来构成。基本寄存器（Basic Re

大家好，这里是X，当我刚接触到数电这门课的时候，看到什么74151、74138、74192什么的，我当时学完这学期之后，X对这些器件也有了一定的了解和掌握，在这里总结一下我学过的所有器件及其它们的作用，别忘了收藏和关注噢????‍♀️????‍♀️????‍♀️录录子????????‍♀️组合逻辑电路74138译码器74154 译码器74151 8选一选择器7485 4位比较器7483全加器????‍♂️时序电路异步计数器合集同步计数器合集74163同步计数器功能表74192移位寄存器合集74198

大家好，欢迎来到数电频道????‍????题目要求：试用4位二进制数比较器7485实现3位8421BCD码的比较。三位8421BCD码，首先先确定需要三个比较器，一位一位的比较即可，非常简单，不废话，以下是演示：比较：110和011比较：010 和 111ppp:记得点赞、关注、评论噢，欢迎订阅我的频道，有任何问题评论区见????...

嘿嘿嘿????先来一段非常非常官方的解释????欣总解释：重点来喽????74153双向四选一数据选择器使用以下是在Multisim的演示????测试用例图：先来一段非常非常官方的解释????本题属于典型的MUX扩展问题。用四选一实现十六选一的基本思路是，先用4个四选一从16路输入信号中选出4路，再用一个四选一从这4路中选出1路。十六选一有16个数据输入端D0～D15和4个地址输入端A3A2A1A0，设计的关键是4个地址输入端的使用。经过简单尝试就可以发现，合理的地址线连接方式应该是：将低2位地址A1

不说废话了，开冲开冲????‍????74151是八位数据选择器，其实实现起来也很简单，主要就是最高位的问题嘛，比如说 0000 那直接都用不上2个74151，像111之后的才需要，所以最高位直接拔一根线出来，如果此时A=0那么选择第一个，这里也是因为用到了使能输入端来选择到底用哪个选择器，所以整体来说很简单。这里有一张“神图” 哈哈哈哈哈????以下是在Multisim的演示????这个演示比较随便一点点，毕竟这个ABCD是随机输入的我现在就已1010为例子（这个输入还是比较麻烦的）

＊＊任务描述＊＊本关任务：利用在第3关中已经设计完成的4位无符号比较器（4个）级联构建16位无符号比较器。＊＊相关知识＊＊比较器级联扩展的基本原理4个4位比较器的比较结果记为：Li1（大）、Li2（小）、Li3（相等）,（i = 0~ 3）则16位比较结果为：大于Great：L1 = L31+L33∙L21+L33∙L23∙L11+L33∙L23∙L13∙L01等于Equal：L3 = L33∙L23∙L13∙L03小于Less：L2 = ~ （L1 + L3）＊＊测试＊＊..

任务描述本关任务：在Logisim中完成4位比较器电路的绘制并完成测试。相关知识4位比较器原理4位比较 a3a2a1a0 : b3b2b1b0，比较顺序从高位到低位，当高位大、小关系确定时则无需看低位，当高位相等时再看相邻低位的关系。大于Great：L1 = L31+L33∙L21+L33∙L23∙L11+L33∙L23∙L13∙L01等于Equal：L3 = L33∙L23∙L13∙L03小于Less：L2 = ~ （L1 + L3）Lij第1个下标表示位数，第2个下标表示大小关系1

任务描述本关任务：在Logisim中完成2位比较器电路的绘制并完成测试。相关知识在数字电路中，经常需要对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等，用来实现这一功能的逻辑电路就称为数值比较器，简称比较器。2位比较器原理2位比较 X1X0 : Y1Y0，比较顺序从高位到低位，当高位大、小关系确定时则无需看低位，当高位相等时再看相邻低位的关系。大于Great：L1 = L11 + L13∙L01= (X1>Y1) + (X1==Y1)(X0>Y0)（条件表达）

任务描述本关任务：在Logisim中完成1位比较器电路的绘制并完成测试。相关知识在数字电路中，经常需要对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等，用来实现这一功能的逻辑电路就称为数值比较器，简称比较器。1位比较器原理1位比较 Xi : Yi大于Great：Li1 = Xi ~ Yi小于Less： Li2 = ~ Xi Yi等于Equal：Li3 = ~ (Xi ^ Yi)（同或/异或非）Lij第1个下标表示位数，第2个下标表示大小关系1大、2小、3相等，只有一个下