Xminyang的博客

【代码】[Mac+IcarusVerilog+gtkwave]Mac运行Verilog及查看波形图。

🔔 在使用这些命令之前，你需要在 ModelSim 的命令行界面或脚本中执行 vlib 命令来创建一个库，然后使用 vlog 命令编译源代码文件，并最后使用 vsim 命令启动仿真。是指一个或多个需要编译的源代码文件的名称，vlog编译这些文件后，会生成相应的模型文件（比如.vst或.vdb文件），以便后续仿真使用。：该命令用于创建一个新的库(library)，用于组织和管理编译后的设计单元（如模块、包等）的文件夹。是将要创建的库的名称，使用该命令后，ModelSim会在当前目录下创建一个新的库文件夹。

目录counter下包括两个Verilog文件：测试文件counter.v和激励文件。可从此次[点击HERE]获取。Windows10系统。

Verilog HDL 简介Verilog HDL是目前设计界通常采用的一种硬件描述语言，被广泛的应用在数字ASIC和可编程逻辑器件的设计开发工作。其按照一定的规则和风格编写代码，可以从系统级、电路级、门级、开关级等抽象层次，进行数字电路系统的建模、设计和验证工作。4位超前进位加法器的编程实现使用ModelSim仿真软件进行相关的编程与仿真。//4位超前进位加法器对应的Verilog HDL代码