mac和phy的关系(二)

本文详细解析了以太网卡的基本结构与工作原理,包括MAC与PHY芯片的功能及交互过程,介绍了网络传输流程、冲突处理机制、自动协商技术及网卡组件等内容。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

一块以太网网卡包括OSI(开方系统互联)模型的两个层。物理层和数据链路层。物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等,并向数据链路层设备提供标准接口。数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能。

1.网卡的基本结构

    以太网卡中数据链路层的芯片一般简称之为MAC控制器,物理层的芯片我们简称之为PHY。许多网卡的芯片把MAC和PHY的功能做到了一颗芯片中,比如Intel 82559网卡的和3COM 3C905网卡。但是MAC和PHY的机制还是单独存在的,只是外观的表现形式是一颗单芯片。当然也有很多网卡的MAC和PHY是分开做的,比如D-LINK的DFE-530TX等。

图一:MAC和PHY分开的以太网卡(点击放大)

 

图二:MAC和PHY集成在一颗芯片的以太网卡(点击放大)

①RJ-45接口 ②Transformer(隔离变压器) ③PHY芯片

④MAC芯片   ⑤EEPROM    ⑥BOOTROM插槽
⑦WOL接头   ⑧晶振    ⑨电压转换芯片
⑩LED指示灯

2.什么是MAC?

     首先我们来说说以太网卡的MAC芯片的功能。以太网数据链路层其实包含MAC(介质访问控制)子层和LLC(逻辑链路控制)子层。一块以太网卡MAC芯片的作用不但要实现MAC子层和LLC子层的功能,还要提供符合规范的PCI界面以实现和主机的数据交换。

    MAC从PCI总线收到IP数据包(或者其他网络层协议的数据包)后,将之拆分并重新打包成最大1518Byte,最小64Byte的帧。这个帧里面包括了目标MAC地址、自己的源MAC地址和数据包里面的协议类型(比如IP数据包的类型用80表示)。最后还有一个DWORD(4Byte)的CRC码。

    可是目标的MAC地址是哪里来的呢?这牵扯到一个ARP协议(介乎于网络层和数据链路层的一个协议)。第一次传送某个目的IP地址的数据的时候,先会发出一个ARP包,其MAC的目标地址是广播地址,里面说到:”谁是xxx.xxx.xxx.xxx这个IP地址的主人?”因为是广播包,所有这个局域网的主机都收到了这个ARP请求。收到请求的主机将这个IP地址和自己的相比较,如果不相同就不予理会,如果相同就发出ARP响应包。这个IP地址的主机收到这个ARP请求包后回复的ARP响应里说到:”我是这个IP地址的主人”。这个包里面就包括了他的MAC地址。以后的给这个IP地址的帧的目标MAC地址就被确定了。(其它的协议如IPX/SPX也有相应的协议完成这些操作。)

    IP地址和MAC地址之间的关联关系保存在主机系统里面,叫做ARP表,由驱动程序和操作系统完成。在Microsoft的系统里面可以用 arp -a 的命令查看ARP表。收到数据帧的时候也是一样,做完CRC以后,如果没有CRC效验错误,就把帧头去掉,把数据包拿出来通过标准的借口传递给驱动和上层的协议客栈,最终正确的达到我们的应用程序。

还有一些控制帧,例如流控帧也需要MAC直接识别并执行相应的行为。

    以太网MAC芯片的一端接计算机PCI总线,另外一端就接到PHY芯片上。以太网的物理层又包括MII/GMII(介质独立接口)子层、PCS(物理编码子层)、PMA(物理介质附加)子层、PMD(物理介质相关)子层、MDI子层。而PHY芯片是实现物理层的重要功能器件之一,实现了前面物理层的所有的子层的功能。

3.网络传输的流程

    PHY在发送数据的时候,收到MAC过来的数据(对PHY来说,没有帧的概念,对它来说,都是数据而不管什么地址,数据还是CRC),每4bit就增加1bit的检错码,然后把并行数据转化为串行流数据,再按照物理层的编码规则(10Based-T的NRZ编码或100based-T的曼彻斯特编码)把数据编码,再变为模拟信号把数据送出去。(注:关于网线上数据是数字的还是模拟的比较不容易理解清楚。最后我再说)

    收数据时的流程反之。

    PHY还有个重要的功能就是实现CSMA/CD的部分功能。它可以检测到网络上是否有数据在传送,如果有数据在传送中就等待,一旦检测到网络空闲,再等待一个随机时间后将送数据出去。如果两块网卡碰巧同时送出了数据,那样必将造成冲突,这时候,冲突检测机构可以检测到冲突,然后各等待一个随机的时间重新发送数据。

这个随机时间很有讲究的,并不是一个常数,在不同的时刻计算出来的随机时间都是不同的,而且有多重算法来应付出现概率很低的同两台主机之间的第二次冲突。

    许多网友在接入Internt宽带时,喜欢使用”抢线”强的网卡,就是因为不同的PHY碰撞后计算随机时间的方法设计上不同,使得有些网卡比较”占便宜”。不过,抢线只对广播域的网络而言的,对于交换网络和ADSL这样点到点连接到局端设备的接入方式没什么意义。而且”抢线”也只是相对而言的,不会有质的变化。

4.关于网络间的冲突


    现在交换机的普及使得交换网络的普及,使得冲突域网络少了很多,极大地提高了网络的带宽。但是如果用HUB,或者共享带宽接入Internet的时候还是属于冲突域网络,有冲突碰撞的。交换机和HUB最大的区别就是:一个是构建点到点网络的局域网交换设备,一个是构建冲突域网络的局域网互连设备。

    我们的PHY还提供了和对端设备连接的重要功能并通过LED灯显示出自己目前的连接的状态和工作状态让我们知道。当我们给网卡接入网线的时候,PHY不断发出的脉冲信号检测到对端有设备,它们通过标准的”语言”交流,互相协商并却定连接速度、双工模式、是否采用流控等。

    通常情况下,协商的结果是两个设备中能同时支持的最大速度和最好的双工模式。这个技术被称为Auto Negotiation或者NWAY,它们是一个意思–自动协商。

5.PHY的输出部分


    现在来了解PHY的输出后面部分。一颗CMOS制程的芯片工作的时候产生的信号电平总是大于0V的(这取决于芯片的制程和设计需求),但是这样的信号送到100米甚至更长的地方会有很大的直流分量的损失。而且如果外部网现直接和芯片相连的话,电磁感应(打雷)和静电,很容易造成芯片的损坏。

    再就是设备接地方法不同,电网环境不同会导致双方的0V电平不一致,这样信号从A传到B,由于A设备的0V电平和B点的0V电平不一样,这样会导致很大的电流从电势高的设备流向电势低的设备。我们如何解决这个问题呢?

    这时就出现了Transformer(隔离变压器)这个器件。它把PHY送出来的差分信号用差模耦合的线圈耦合滤波以增强信号,并且通过电磁场的转换耦合到连接网线的另外一端。这样不但使网线和PHY之间没有物理上的连接而换传递了信号,隔断了信号中的直流分量,还可以在不同0V电平的设备中传送数据。

    隔离变压器本身就是设计为耐2KV~3KV的电压的。也起到了防雷感应(我个人认为这里用防雷击不合适)保护的作用。有些朋友的网络设备在雷雨天气时容易被烧坏,大都是PCB设计不合理造成的,而且大都烧毁了设备的接口,很少有芯片被烧毁的,就是隔离变压器起到了保护作用。

6.关于传输介质

    隔离变压器本身是个被动元件,只是把PHY的信号耦合了到网线上,并没有起到功率放大的作用。那么一张网卡信号的传输的最长距离是谁决定的呢?

    一张网卡的传输最大距离和与对端设备连接的兼容性主要是PHY决定的。但是可以将信号送的超过100米的PHY其输出的功率也比较大,更容易产生EMI的问题。这时候就需要合适的Transformer与之配合。作PHY的老大公司Marvell的PHY,常常可以传送180~200米的距离,远远超过IEEE的100米的标准。

    RJ-45的接头实现了网卡和网线的连接。它里面有8个铜片可以和网线中的4对双绞(8根)线对应连接。其中100M的网络中1、2是传送数据的,3、6是接收数据的。1、2之间是一对差分信号,也就是说它们的波形一样,但是相位相差180度,同一时刻的电压幅度互为正负。这样的信号可以传递的更远,抗干扰能力强。同样的,3、6也一样是差分信号。

    网线中的8根线,每两根扭在一起成为一对。我们制作网线的时候,一定要注意要让1、2在其中的一对,3、6在一对。否则长距离情况下使用这根网线的时候会导致无法连接或连接很不稳定。

    现在新的PHY支持AUTO MDI-X功能(也需要Transformer支持)。它可以实现RJ-45接口的1、2上的传送信号线和3、6上的接收信号线的功能自动互相交换。有的PHY甚至支持一对线中的正信号和负信号的功能自动交换。这样我们就不必为了到底连接某个设备需要使用直通网线还是交叉网线而费心了。这项技术已经被广泛的应用在交换机和SOHO路由器上。

    在1000Basd-T网络中,其中最普遍的一种传输方式是使用网线中所有的4对双绞线,其中增加了4、5和7、8来共同传送接收数据。由于1000Based-T网络的规范包含了AUTO MDI-X功能,因此不能严格确定它们的传出或接收的关系,要看双方的具体的协商结果。

7.PHY和MAC之间如何进行沟通


    下面继续让我们来关心一下PHY和MAC之间是如何传送数据和相互沟通的。通过IEEE定义的标准的MII/GigaMII(Media Independed Interfade,介质独立界面)界面连接MAC和PHY。这个界面是IEEE定义的。MII界面传递了网络的所有数据和数据的控制。

    而MAC对PHY的工作状态的确定和对PHY的控制则是使用SMI(Serial Management Interface)界面通过读写PHY的寄存器来完成的。PHY里面的部分寄存器也是IEEE定义的,这样PHY把自己的目前的状态反映到寄存器里面,MAC通过SMI总线不断的读取PHY的状态寄存器以得知目前PHY的状态,例如连接速度,双工的能力等。当然也可以通过SMI设置PHY的寄存器达到控制的目的,例如流控的打开关闭,自协商模式还是强制模式等。

    我们看到了,不论是物理连接的MII界面和SMI总线还是PHY的状态寄存器和控制寄存器都是有IEEE的规范的,因此不同公司的MAC和PHY一样可以协调工作。当然为了配合不同公司的PHY的自己特有的一些功能,驱动需要做相应的修改。

    一片网卡主要功能的实现就基本上是上面这些器件了。

    其他的,还有一颗EEPROM芯片,通常是一颗93C46。里面记录了网卡芯片的供应商ID、子系统供应商ID、网卡的MAC地址、网卡的一些配置,如SMI总线上PHY的地址,BOOTROM的容量,是否启用BOOTROM引导系统等东西。

    很多网卡上还有BOOTROM这个东西。它是用于无盘工作站引导操作系统的。既然无盘,一些引导用必需用到的程序和协议栈就放到里面了,例如RPL、PXE等。实际上它就是一个标准的PCI ROM。所以才会有一些硬盘写保护卡可以通过烧写网卡的BootRom来实现。其实PCI设备的ROM是可以放到主板BIOS里面的。启动电脑的时候一样可以检测到这个ROM并且正确识别它是什么设备的。AGP在配置上和PCI很多地方一样,所以很多显卡的BIOS也可以放到主板BIOS里面。这就是为什么板载的网卡我们从来没有看到过BOOTROM的原因。

8.网卡的供电

    最后就是电源部分了。大多数网卡现在都使用3.3V或更低的电压。有的是双电压的。因此需要电源转换电路。

    而且网卡为了实现Wake on line功能,必须保证全部的PHY和MAC的极少一部分始终处于有电的状态,这需要把主板上的5V Standby电压转换为PHY工作电压的电路。在主机开机后,PHY的工作电压应该被从5V转出来的电压替代以节省5V Standby的消耗。(许多劣质网卡没有这么做)。

    有Wake on line功能的网卡一般还有一个WOL的接口。那是因为PCI2.1以前没有PCI设备唤醒主机的功能,所以需要着一根线通过主板上的WOL的接口连到南桥里面以实现WOL的功能。

    新的主板合网卡一般支持PCI2.2/2.3,扩展了PME#信号功能,不需要那个接口而通过PCI总线就可以实现唤醒功能。

结语
    一块以太网卡就是这些部分组成。它们紧密地配合并且相互协调,供给我们一个稳定而告诉的网络接入。网络的普及不但极大地增加了工作效率,而且使我们可以自由的驰骋在Internet的海洋中!

注解
    网线上的到底是模拟信号还是数字信号呢?

    答案是模拟信号。因为它传出和接收是采用的模拟的技术。虽然它传送的信息是数字的,并不是传送的信息是数字的,信号就可以叫做数字信号。

    简单的例子:我们知道电话是模拟信号,但是当我们拨号上网的时候,电话线里传送的是数字信息,但信号本身依旧是模拟的。然而ADSL同样是通过电话线传送的,却是数字信号。这取决于它传出和接受采用的技术。

<think>嗯,用户这次的问题是关于以太网通信中MACPHY、GMIISerDes这几个关键组件的功能关系。从问题表述看,用户应该具备一定的网络基础知识,但可能对底层硬件口细节不太熟悉。用户特别强调要理解"功能关系",说明ta需要的是系统级的框架认知,而非孤立的概念解释。 注意到用户引用了两段关于SGMII的技术资料,其中提到625MHz时钟、差分信号等细节。虽然这些引用内容很专业,但用户真正需要的可能是将这些碎片信息整合成逻辑链条。考虑到用户上次询问过类似问题(根据系统提示),这次应该侧重建立组件间的互动关系。 在组织回答时,需要先构建清晰的层次结构:MAC属于数据链路层,PHY属于物理层,GMII是层间口,SerDes则是实现高速传输的底层技术。这个框架比直解释每个术语更重要。特别要注意GMII的演变过程(从并行GMII到串行SGMII),因为用户引用的资料都集中在SGMII上。 用户隐含的需求可能是理解"为什么需要SerDes"。这需要解释传统并行口的瓶颈(比如时钟偏移问题),以及SerDes如何通过串行化时钟嵌入解决这些问题。可以结合用户提供的625MHz时钟这个具体参数来说明——在SGMII中,这个高频时钟是通过8b/10b编码实现的,而原始数据速率其实是1.25Gbps(625MHz × 2,因为是DDR)。 技术细节的呈现要适度。比如SerDes的编解码过程(8b/10b)需要提及,但不必展开算法;时钟恢复电路的重要性可以强调,但无需描述具体电路设计。重点始终保持在功能协作关系上,这正是用户问题中"作用"一词所指向的维度。 最后考虑设计相关问题。用户显然在钻研硬件口技术,补充问题应该引导ta思考更底层的实现(如SerDes替代传统总线的优势)或更系统的应用(如高速以太网发展)。避免重复概念解释类问题,侧重技术演进工程取舍的维度。</think>好的,我们来清晰梳理一下MACPHY、GMIISerDes在以太网通信中的功能关系作用。 ## 核心组件功能概述 1. **MAC (Media Access Control Layer - 媒体访问控制层):** * **功能:** 位于数据链路层的下半部分。主要负责: * **帧封装/解封装:** 将上层数据(如IP包)封装成符合标准的以太网帧(添加源/目的MAC地址、类型/长度、FCS校验等),以及收时解封装。 * **CSMA/CD (半双工) 或 流量控制 (全双工):** 管理多个设备如何共享物理介质(半双工模式下避免冲突)或协调发送/收速率(全双工模式下)。 * **错误检测:** 通过FCS(帧校验序列)检测收到的帧是否在传输过程中出错。 * **作用:** 提供可靠的、基于硬件的点对点或点对多点数据链路连,屏蔽物理介质的差异,为上层(如IP层)提供统一口。MAC通常集成在CPU/SoC(系统级芯片)或独立的网络控制器芯片中。 2. **PHY (Physical Layer Device - 物理层设备):** * **功能:** 位于物理层。主要负责: * **线路编码/解码:** 将MAC层传递过来的数字信号(通常是并行数据)转换成适合在特定物理介质(双绞线、光纤等)上传输的模拟信号波形(如MLT-3, PAM5, NRZ, PAM4等),以及反向的解码过程。 * **信号驱动与收:** 提供足够的功率驱动信号在介质上传输,并灵敏地收微弱的线路信号。 * **时钟恢复:** 从收到的信号中提取同步时钟信息。 * **链路协商:** 与对端PHY协商通信速率(10/100/1000 Mbps等)、双工模式(半/全双工)。 * **物理介质连:** 提供与物理介质(如RJ45口、光纤模块口)的电气连。 * **作用:** 实现数字信号与物理介质上模拟信号之间的相互转换,处理物理层信号传输的所有细节(如噪声、衰减、抖动),建立维护物理链路。PHY通常是一个独立的芯片。 3. **GMII (Gigabit Media Independent Interface - 千兆媒体独立):** * **功能:** 这是一个**标准化的并行电气口**,用于连MAC层芯片PHY层芯片。 * **目的:** 使MAC的设计可以独立于具体的PHY实现(即无论PHY后面连的是铜缆还是光纤,只要支持GMII口,MAC都可以与之通信)。 * **数据通道:** 提供8位宽的发送数据总线$TXD[7:0]$收数据总线$RXD[7:0]$。 * **时钟:** 提供125MHz的发送时钟$GTXCLK$(由MAC提供)收时钟$RXCLK$(由PHY提供)。 * **控制信号:** 包括发送使能$TX_EN$、收有效$RX_DV$、收错误$RX_ER$、载波侦听$CRS$、冲突检测$COL$(主要用于半双工)。 * **作用:** **在MACPHY之间提供一条清晰、标准的“高速公路”**,用于传递数据帧控制信息。它是实现MACPHY解耦的关键。GMII是并行口,在千兆速率下需要较多的引脚(约24个信号)较高的时钟频率(125MHz),对PCB布线要求较高。 4. **SerDes (Serializer/Deserializer - 串行器/解串器):** * **功能:** 是一种**底层高速串行通信技术**。 * **串行化 (Serializer):** 将并行输入数据流转换为高速串行数据流输出。 * **解串行化 (Deserializer):** 将高速串行输入数据流转换回并行数据流输出。 * **时钟嵌入/恢复:** 发送端将时钟信息编码到串行数据流中(如通过8b/10b, 64b/66b等编码方案),收端从数据流中恢复出时钟。 * **差分信号:** 通常使用低压差分信号(LVDS)技术传输串行数据,以提高抗噪性、降低功耗、延长传输距离。 * **作用:** **解决高速并行总线(如原始GMII)面临的信号完整性问题(时钟偏移、串扰)引脚数量过多的问题**。通过将宽并行总线压缩成高速串行差分链路,SerDes极大地简化了高速口(如芯片间、板间、设备间)的设计,降低了成本功耗。 ## 关键关系与协作流程 1. **MACPHY 的分工协作:** * MAC处理“逻辑”层面的帧结构链路控制。 * PHY处理“物理”层面的信号转换传输。 * **GMII是它们之间沟通的桥梁。** 2. **GMII 作为 MAC-PHY 的标准口:** * **标准GMII (并行):** MAC通过并行GMII口将8位数据(在125MHz时钟下,每个时钟周期传输1字节,达到1Gbps速率)控制信号传递给PHYPHY收后,进行线路编码并驱动到物理介质上。收过程反之。 * **GMII的瓶颈:** 在千兆及更高速率下,并行GMII的引脚数、125MHz时钟的布线难度信号完整性挑战变得突出。 3. **SerDes 在高速口中的应用 (SGMII):** * **SGMII (Serial GMII):** 为了解决标准并行GMII的问题,**SGMII 本质上就是将 SerDes 技术应用于 GMII 口**。 * MAC内部的SGMII模块(或靠近MAC的SERDES块)使用**SerDes技术**将原本需要8位并行传输的GMII数据(加上控制信号状态信息)**串行化**成一条高速差分数据流。 * 同样,PHY内部的SGMII模块使用**SerDes技术**将收到的串行差分数据流**解串行化**回标准的GMII信号(并行数据+控制信号),供PHY核心处理。 * **口简化:** SGMII口通常只需要**两对差分线**(一对发送TX,一对收RX),有时还需要一对差分时钟线(但通常利用SerDes的时钟恢复功能,可以省略)。这大大减少了引脚数PCB布线复杂度。 * **速率:** SGMII采用625MHz的DDR(双倍数据速率)时钟,在差分线上实现1.25Gbps的有效数据速率(通过8b/10b编码,实际承载1Gbps的有效载荷)。对于10/100M模式,PHY内部通过重复数据位来适配这个固定速率[^1][^2]。 * **作用:** SGMIO **利用SerDes技术实现了GMII功能的串行化传输**,保留了GMII口的逻辑功能(MACPHY内部逻辑仍然“看到”标准的GMII信号),但物理口变得极其简洁高效。**SerDes是SGMII得以实现的关键底层技术。** ## 总结关系图 ``` +-------------------+ Standard Parallel GMII (8-bit, 125MHz) +-------------------+ | MAC | <-------------------------------------------> | PHY | | (Frame Handling) | (TXD[7:0], RXD[7:0], GTXCLK, RXCLK, etc.) | (Signal Coding/ | +-------------------+ | Driving/Recovery) | +-------------------+ ^ | (Physical Medium: | Copper, Fiber) v +-------------------+ | Physical Link | +-------------------+ **Evolution to High Speed** +-------------------+ SGMII (Serialized GMII) +-------------------+ | MAC | <------------------------------------------> | PHY | | (Frame Handling) | (1 Differential Pair TX, 1 Diff Pair RX) | (Signal Coding/ | | +-------------+ | (Embedded Clock via 8b/10b, 625MHz DDR) | Driving/Recovery) | | | SGMII SerDes| | | +-------------+ | | | (Serializer)| --(Diff TX)-------------------------------------> | | | | | +-------------+ | | | SGMII SerDes| | | | <--------------------------------------(Diff RX)-- (Deserializer)| | | | | +-------------+ | +-------------------+ +-------------------+ ^ | (Physical Medium: | Copper, Fiber) v +-------------------+ | Physical Link | +-------------------+ ``` * **核心关系:** MAC PHY 是功能分层(数据链路层 vs 物理层),它们通过 **GMII(或衍生的口如SGMII)** 进行通信。 * **GMII 的作用:** 定义 MAC PHY 之间的标准并行数据控制口。 * **SerDes 的作用:** 一种高速串行传输技术,用于解决并行总线在高速率下的问题。 * **SGMII 的本质:** **是 GMII 口的一种串行化实现**,它**利用 SerDes 技术**将原本并行的 GMII 信号转换成高速串行差分信号进行传输,从而简化了物理口。MAC PHY 内部逻辑仍然处理的是符合 GMII 规范的信号,SGMII SerDes 模块负责并行与串行之间的透明转换。 **简言之:** MAC负责组帧链路控制,PHY负责信号转换,GMII定义它们之间的标准并行口,而SGMII(通过SerDes技术)将这个并行口高效地串行化。SerDes是实现SGMII等高速串行口的关键底层引擎。 ---
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值