makefile入门(一)_makefile多个target-优快云博客

1. Makefile的常用变量

Makefile 有三个非常有用的变量：$@，$^，$<。其意义为：

$@：目标文件

$^：所有的依赖文件

$<：第一个依赖文件

eg：

main: main.o mytool1.o mytool2.o
gcc -o $@ $^
main.o: main.c mytool1.h mytool2.h
gcc -c $<
mytool1.o: mytool1.c mytool1.h
gcc -c $<
mytool2.o: mytool2.c mytool2.h
gcc -c $<

2. Makefile 的缺省规则

..c.o:

gcc -c $<

这个规则表示所有的.o文件都是依赖于相应的.c文件的，例如mytool.o 依赖于mytool.c。

这样上面那个Makefile还可以简化为：

#这是再一次简化后的Makefile

main: main.o mytool1.o mytool2.o
gcc -o $@ $^
..c.o:
gcc -c $<

3 makefile 基本结构

makefile 中一般包含如下内容：* 需要由 make 工具创建的项目，通常是目标文件和可执行文件。通常使用“目标（target）”一词来表示要创建的项目。* 要创建的项目依赖于哪些文件。* 创建每个项目时需要运行的命令。例如，假设你现在有一个 C++ 源文件 test.C，该源文件包含有自定义的头文件 test.h，则目标文件 test.o 明确依赖于两个源文件：test.C 和 test.h。另外，你可能只希望利用 g++ 命令来生成 test.o 目标文件。这时，就可以利用如下的 makefile 来定义 test.o 的创建规则：# This makefile just is a example.# The following lines indicate how test.o depends# test.C and test.h, and how to create test.otest.o: test.C test.h g++ -c -g test.C从上面的例子注意到，第一个字符为 # 的行为注释行。第一个非注释行指定 test.o 为目标，并且依赖于 test.C 和 test.h 文件。随后的行指定了如何从目标所依赖的文件建立目标。当 test.C 或 test.h 文件在编译之后又被修改，则 make 工具可自动重新编译 test.o，如果在前后两次编译之间，test.C 和 test.h 均没有被修改，而且 test.o 还存在的话，就没有必要重新编译。这种依赖关系在多源文件的程序编译中尤其重要。通过这种依赖关系的定义，make 工具可避免许多不必要的编译工作。当然，利用 Shell 脚本也可以达到自动编译的效果，但是，Shell 脚本将全部编译任何源文件，包括哪些不必要重新编译的源文件，而 make 工具则可根据目标上一次编译的时间和目标所依赖的源文件的更新时间而自动判断应当编译哪个源文件。一个 makefile 文件中可定义多个目标，利用 make target 命令可指定要编译的目标，如果不指定目标，则使用第一个目标。通常，makefile 中定义有 clean 目标，可用来清除编译过程中的中间文件，例如：clean: rm -f *.o运行 make clean 时，将执行 rm -f *.o 命令，最终删除所有编译过程中产生的所有中间文件。4 makefile 变量GNU 的 make 工具除提供有建立目标的基本功能之外，还有许多便于表达依赖性关系以及建立目标的命令的特色。其中之一就是变量或宏的定义能力。如果你要以相同的编译选项同时编译十几个 C 源文件，而为每个目标的编译指定冗长的编译选项的话，将是非常乏味的。但利用简单的变量定义，可避免这种乏味的工作：# Define macros for name of compilerCC = gcc# Define a macr o for the CC flagsCCFLAGS = -D_DEBUG -g -m486# A rule for building a object filetest.o: test.c test.h $(CC) -c $(CCFLAGS) test.c在上面的例子中，CC 和 CCFLAGS 就是 make 的变量。GNU make 通常称之为变量，而其他 UNIX 的 make 工具称之为宏，实际是同一个东西。在 makefile 中引用变量的值时，只需变量名之前添加 $ 符号，如上面的 $(CC) 和 $(CCFLAGS)。5 GNU make 的主要预定义变量GNU make 有许多预定义的变量，这些变量具有特殊的含义，可在规则中使用。表 1-5 给出了一些主要的预定义变量，除这些变量外，GNU make 还将所有的环境变量作为自己的预定义变量。表 1-5 GNU make 的主要预定义变量预定义变量含义$* 不包含扩展名的目标文件名称。$+ 所有的依赖文件，以空格分开，并以出现的先后为序，可能包含重复的依赖文件。$< 第一个依赖文件的名称。$? 所有的依赖文件，以空格分开，这些依赖文件的修改日期比目标的创建日期晚。$@ 目标的完整名称。$^ 所有的依赖文件，以空格分开，不包含重复的依赖文件。$% 如果目标是归档成员，则该变量表示目标的归档成员名称。例如，如果目标名称为 mytarget.so(image.o)，则 $@ 为 mytarget.so，而 $% 为 image.o。AR 归档维护程序的名称，默认值为 ar。ARFLAGS 归档维护程序的选项。AS 汇编程序的名称，默认值为 as。ASFLAGS 汇编程序的选项。CC C 编译器的名称，默认值为 cc。CCFLAGS C 编译器的选项。CPP C 预编译器的名称，默认值为 $(CC) -E。CPPFLAGS C 预编译的选项。CXX C++ 编译器的名称，默认值为 g++。CXXFLAGS C++ 编译器的选项。FC FORTRAN 编译器的名称，默认值为 f77。FFLAGS FORTRAN 编译器的选项。6 隐含规则GNU make 包含有一些内置的或隐含的规则，这些规则定义了如何从不同的依赖文件建立特定类型的目标。GNU make 支持两种类型的隐含规则：* 后缀规则（Suffix Rule）。后缀规则是定义隐含规则的老风格方法。后缀规则定义了将一个具有某个后缀的文件（例如，.c 文件）转换为具有另外一种后缀的文件（例如，.o 文件）的方法。每个后缀规则以两个成对出现的后缀名定义，例如，将 .c 文件转换为 .o 文件的后缀规则可定义为：.c.o:$(CC) $(CCFLAGS) $(CPPFLAGS) -c -o $@ $<* 模式规则（pattern rules）。这种规则更加通用，因为可以利用模式规则定义更加复杂的依赖性规则。模式规则看起来非常类似于正则规则，但在目标名称的前面多了一个 % 号，同时可用来定义目标和依赖文件之间的关系，例如下面的模式规则定义了如何将任意一个 X.c 文件转换为 X.o 文件：%.c:%.o$(CC) $(CCFLAGS) $(CPPFLAGS) -c -o $@ $<

7 运行 make我们知道，直接在 make 命令的后面键入目标名可建立指定的目标，如果直接运行 make，则建立第一个目标。我们还知道可以用 make -f mymakefile 这样的命令指定 make 使用特定的 makefile，而不是默认的 GNUmakefile、makefile 或 Makefile。但 GNU make 命令还有一些其他选项，表 1-6 给出了这些选项。表 1-6 GNU make 命令的常用命令行选项命令行选项含义-C DIR 在读取 makefile 之前改变到指定的目录 DIR。-f FILE 以指定的 FILE 文件作为 makefile。-h 显示所有的 make 选项。-i 忽略所有的命令执行错误。-I DIR 当包含其他 makefile 文件时，可利用该选项指定搜索目录。-n 只打印要执行的命令，但不执行这些命令。-p 显示 make 变量数据库和隐含规则。-s 在执行命令时不显示命令。-w 在处理 makefile 之前和之后，显示工作目录。-W FILE 假定文件 FILE 已经被修改。