<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[xiaoxiao_rabbit的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; xiaoxiao_rabbit]]></copyright><item><title><![CDATA[转载 Vivado创建封装自定义ip]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/113284780</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/113284780</guid><author>xiaoxiao_rabbit</author><pubDate>Thu, 28 Jan 2021 00:04:12 +0800</pubDate><description><![CDATA[Vivado创建封装自定义ip

Vivado进行逻辑设计，经常需要自定义一些模块module，如果模块经常用到把它封装为ip核是更好的选择。另外vivado将带有ip核的HDL module加入到Block design中十分麻烦，我参考一些方法进行最后仿真却报错不通过了。所以仔细设计module后把其封装成ip，再导入Block design是一个真正行得通的方法。

封装自定义ip核有很多方法：1、把当前工程封装为ip；2、把指定目录的设计文件封装为ip；3、把Block design封装为ip；4、]]></description><category></category></item><item><title><![CDATA[DLP4710EVM使用详解]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/108391316</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/108391316</guid><author>xiaoxiao_rabbit</author><pubDate>Thu, 03 Sep 2020 19:11:28 +0800</pubDate><description><![CDATA[转自https://e2echina.ti.com/question_answer/dlp_mems/f/106/t/170160



1. 什么是DLP3010EVM-LC和DLP2010EVM_LC产品？

这些产品是基于德州仪器DLP®技术的新的评估模块，可以应用在投影显示和光控制（比如结构光，3D打印等）的应用当中。DLP3010EVM-LC使用0.3 720p DMD，DLPC3478控制器和DLPA2005电源管理、LED驱动芯片。DLP2010EVM-LC使用0.2 WVGA DMD，D..]]></description><category></category></item><item><title><![CDATA[异步fifo的Verilog实现]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/108169159</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/108169159</guid><author>xiaoxiao_rabbit</author><pubDate>Sat, 22 Aug 2020 15:27:15 +0800</pubDate><description><![CDATA[转自：https://www.cnblogs.com/ylsm-kb/p/9068449.html

一、分析

由于是异步FIFO的设计，读写时钟不一样，在产生读空信号和写满信号时，会涉及到跨时钟域的问题，如何解决？

　　跨时钟域的问题：由于读指针是属于读时钟域的，写指针是属于写时钟域的，而异步FIFO的读写时钟域不同，是异步的，要是将读时钟域的读指针与写时钟域的写指针不做任何处理直接比较肯定是错误的，因此我们需要进行同步处理以后仔进行比较

　　解决方法：加两级寄存器同步 + 格雷码（目的都是消除亚稳]]></description><category></category></item><item><title><![CDATA[同步fifo的Verilog实现]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/108169137</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/108169137</guid><author>xiaoxiao_rabbit</author><pubDate>Sat, 22 Aug 2020 15:26:01 +0800</pubDate><description><![CDATA[同步fifo的Verilog实现



转自 https://www.cnblogs.com/ylsm-kb/p/9055510.html

FIFO是一种先进先出的数据缓存器，他与普通存储器相比：

　　优点：没有外部读写地址线，这样使用起来非常简单；

　　缺点：只能顺序写入数据，顺序的读出数据， 其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。

根据FIFO工作的时钟域，可以将FIFO分为同步FIFO和异步FIFO。同步FIFO是指读时钟和...]]></description><category></category></item><item><title><![CDATA[Libero_SoC_v12.2_win软件及License下载安装教程  转]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/103457925</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/103457925</guid><author>xiaoxiao_rabbit</author><pubDate>Mon, 09 Dec 2019 14:52:34 +0800</pubDate><description><![CDATA[版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_43708615/article/details/101670579
Libero_SoC_v12.2_win软件及License下载安装教程

前言
一、Libero_SoC_v12.2_win软件下载
二、Libero_S...]]></description><category></category></item><item><title><![CDATA[FPGA状态机跑飞 的解决办法]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/102751545</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/102751545</guid><author>xiaoxiao_rabbit</author><pubDate>Fri, 25 Oct 2019 23:27:49 +0800</pubDate><description><![CDATA[近期调试程序，对状态机的逻辑梳理没什么问题，但是实际运行时，总感觉状态机不是按照设定逻辑跳转运行，甚至出现了，没有A条件符合的情况，也跳转到只能条件A才能进入的状态机。

   以前不相信FPGA的状态机也会有跑飞的情况，chipscope信号抓取发现确实跑飞。

   从夏宇闻老师那里搜到跑飞的可能原因：

两种可能：1）状态机的输入信号与本地时钟不同步，出现了冒险竞...]]></description><category></category></item><item><title><![CDATA[cd4069中文资料详解]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/102608582</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/102608582</guid><author>xiaoxiao_rabbit</author><pubDate>Thu, 17 Oct 2019 15:44:55 +0800</pubDate><description><![CDATA[转自电子发烧友http://www.elecfans.com/dianzichangshi/20171211600116_a.html

　一、cd4069中文资料详解—cd4069介绍及工作原理

　　cd4069是6反相器电路，由六个COS/MOS反相器电路组成。此器件主要用作通用反相器、即用于不需要中功率TTL驱动和逻辑电平转换的电路中，（非门，1输入、1输出）主要用于数字电路中反相...]]></description><category></category></item><item><title><![CDATA[FPGA上电加载时序介绍]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/102605372</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/102605372</guid><author>xiaoxiao_rabbit</author><pubDate>Thu, 17 Oct 2019 14:01:24 +0800</pubDate><description><![CDATA[转载自电子发烧友：http://www.elecfans.com/d/975425.html。

目前多数FPGA芯片是基于 SRAM的结构的， 而 SRAM 单元中的数据掉电就会丢失，因此系统上电后，必须要由配置电路将正确的配置数据加载到 SRAM 中，此后 FPGA 才能够正常的运行。

常见的配置芯片有EPCS 芯片 （EPCS4、EPCS8、EPCS16、EPCS64、EPCS128），...]]></description><category></category></item><item><title><![CDATA[Xilinx FPGA上电时序分析与设计]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/102595154</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/102595154</guid><author>xiaoxiao_rabbit</author><pubDate>Wed, 16 Oct 2019 21:25:23 +0800</pubDate><description><![CDATA[Xilinx FPGA上电时序分析与设计

由技术编辑于 星期五, 11/29/2013 - 13:24 发表  http://xilinx.eetrend.com/article/6102

摘要：提出了由于FPGA容量的攀升和配置时间的加长，采用常规设计会导致系统功能失效的观点。通过详细描述Xilinx FPGA各种配置方式及其在电路设计中的优缺点，深入分析了FPGA上电时的配置步骤和...]]></description><category></category></item><item><title><![CDATA[转载 PID震荡调试]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/98475777</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/98475777</guid><author>xiaoxiao_rabbit</author><pubDate>Sun, 04 Aug 2019 22:44:10 +0800</pubDate><description><![CDATA[1.PID常用口诀:
参数整定找最佳，从小到大顺序查
先是比例后积分，最后再把微分加
曲线振荡很频繁，比例度盘要放大
曲线漂浮绕大湾，比例度盘往小扳
曲线偏离回复慢，积分时间往下降
曲线波动周期长，积分时间再加长
曲线振荡频率快，先把微分降下来
动差大来波动慢。微分时间应加长
理想曲线两个波，前高后低4比1
一看二调多分析，调节质量不会低
2.PID控制器参数的工程整定,各种调节系统中P.I.D参...]]></description><category></category></item><item><title><![CDATA[单像素相机成像原理]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/88616107</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/88616107</guid><author>xiaoxiao_rabbit</author><pubDate>Sun, 17 Mar 2019 11:43:39 +0800</pubDate><description><![CDATA[转自：



Rachel Zhang的专栏，压缩感知进阶——有关稀疏矩阵：http://blog.youkuaiyun.com/abcjennifer/article/details/7748833

个人觉得对于单像素成像原理分析比较深刻透彻。



上一篇《初识压缩感知Compressive Sensing》中我们已经讲过了压缩感知的作用和基本想法，涉及的领域，本文通过学习陶哲轩对compressi...]]></description><category></category></item><item><title><![CDATA[AR100-s路由器不同网段组网]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/81198292</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/81198292</guid><author>xiaoxiao_rabbit</author><pubDate>Wed, 25 Jul 2018 10:54:09 +0800</pubDate><description><![CDATA[转载自华为技术贴：本帖最后由 烧油小分队 于 2017-9-30 16:41 编辑。

配置过程中有两点补充说明：1、每台PC关掉所有网卡，仅剩与路由器链接的网卡；

                                               2、关掉防火墙。

                                             3、其余步骤参照以下贴内容，...]]></description><category></category></item><item><title><![CDATA[DLP7000/DLP9500高速大容量DMD套件 鬼成像 CS 压缩感知 单像素相机]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/80462457</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/80462457</guid><author>xiaoxiao_rabbit</author><pubDate>Sat, 26 May 2018 16:00:11 +0800</pubDate><description><![CDATA[   目前开发了一套基于TI推出的DLP7000/DLP9500光学调制芯片为主的开发套件。当然后端的DMD驱动功能还是基于TI的D4100最小系统为模板进行的扩展。

   相比于市场上的各种扩展，基本是以DDR2/DDR3等作为存储器进行的扩展，我们研发的系统不是采用此类存储器，在大容量存储，高速度读出数据，达到20KHz翻转帧频方面，且掉电不丢失数据等方面，是有极大优势。性能对比后续会再推出...]]></description><category></category></item><item><title><![CDATA[AltiumDesigner 09安装过程破解问题 .]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/80462171</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/80462171</guid><author>xiaoxiao_rabbit</author><pubDate>Sat, 26 May 2018 15:40:49 +0800</pubDate><description><![CDATA[首先分享一下破解文件，网上总是下载不到，好不容易下载到了，放在网盘上，有需要的自取。AltiumDesigner 09破解文件。链接：https://pan.baidu.com/s/1ZGvbR_6T51hpcaFbQiMX5w 密码：qwvaAltiumDesigner 09安装安装文件，比较大，包含破解文件：链接：https://pan.baidu.com/s/1mfgragB519jpGfR...]]></description><category></category></item><item><title><![CDATA[FPGA加密]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/80349921</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/80349921</guid><author>xiaoxiao_rabbit</author><pubDate>Thu, 17 May 2018 14:00:20 +0800</pubDate><description><![CDATA[FPGA加密（转） 转载▼FPGA的加密问题其实是一个加密成本和加密级别的折中，总的说来只要FPGA内部带非挥发的Memory块，就可以实现加密功能， 不带非挥发Memory块的FPGA，可以在系统级来解决加密问题：1.高端FPGA如Altera StratixII/III, Xilinx Virtex5,内部集成128-bit/256-bit Fuse和加解密模块，可以实现加密功能；2.对加密要...]]></description><category></category></item><item><title><![CDATA[温度传感器DS18B20使用]]></title><link>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/78463070</link><guid>https://blog.youkuaiyun.com/xiaoxiao_rabbit/article/details/78463070</guid><author>xiaoxiao_rabbit</author><pubDate>Mon, 06 Nov 2017 23:05:20 +0800</pubDate><description><![CDATA[因为一个项目用到了DS18B20温度传感器，刚开始使用之处，第一次对单线传感器进行控制，毫无经验，也是碰了一头灰，摔了一些坑。总结一下使用心得。
   DS18B20是单线数字化温度传感器。温度采集的控制接口为1位，通过该位可进行温度数据的读取，以及9~12位分辨率的设置，对应的精度为0.5°C ~0.01625°C。
 




初始化DS18B20模块，首]]></description><category></category></item></channel></rss>