Audio 音频总线

Audio 音频总线

https://en.wikipedia.org/wiki/I²S

I2S音频总线学习（一）数字音频技术  http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6919862

I2S音频总线学习（二）I2S总线协议  http://blog.youkuaiyun.com/ce123_zhouwei/article/details/6919954

McASP接口  http://blog.youkuaiyun.com/crushonme/article/details/10012051

DM8168的McSPI/McASP/McBSP接口  http://blog.youkuaiyun.com/shanghaiqianlun/article/details/7435099#t4

TLV320AIC3106应用  http://www.ti.com/product/tlv320aic3106

IIS总线说明

源自 http://blog.youkuaiyun.com/daydayupfromnowon/article/details/5965091
在飞利浦公司的I2S标准（其实还有其它的一些标准，如日本标准等）中，既规定了硬件接口规范，也规定了数字音频数据的格式。
I2S有3个主要信号：
1.串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数
（很多的时候，我们也会用倒推的方式算出来采样频率，即采样频率=SCLK的频率/（2×采样位数））  

2. 帧时钟LRCK，用于切换左右声道的数据。LRCK为“1”表示正在传输的是左声道的数据，为“0”则表示正在传输的是右声道的
数据。LRCK的频率等于采样频率（示波器上一看就能够算得出来采样频率是多少，另外还可以数的出来采样位数是多少，即在
LRCK为高或者低的状态下SCLK的周期个数-1）。

3.串行数据SDATA，就是用二进制补码表示的音频数据。

有时为了使系统间能够更好地同步，还需要另外传输一个信号MCLK（有些控制器中称之为sys clk，前面别和MCU的系统时钟混淆了），
称为主时钟，也叫系统时钟（Sys Clock），是采样频率的256倍或384倍（注意这里是采样频率而不是SCLK，如MCLK为24MHz，SCLK
为48KHz，中间大概是MCLK=256×SCLK的关系）。