DC的陋室

在成功移植Montavista到ML507开发板之后，尝试添加最简单的用户自定义IP核到PLB总线上，自定义IP核包含一个可以访问的wire型寄存器reg0，并给assign reg0 = 32’d1234，同时屏蔽了XPS自动生成的赋值语句。IP核里reg0外设在standalone模式下被成功读取出来。打印结果如下：-- Entering main() ---- Init LEDs..

我们前面已经准备好了FSBL、bitstream和SSBL，现在我们使用这三个文件创建一个启动镜像boot.bin。Zynq启动过程 Boot.bin文件格式  我们转到SDK下，点击菜单Xilinx Tools > Create Zynq Boot Image  首先设置BIF文件路径。BIF文件用于指定当前boot.bin制作过程中用到的三个文件的路径，相当于一个项目配置文件。 设置好后我们先

在上一步中，我们已经到处硬件工程信息到SDK，如下 现在，我们需要创建一些项目用于启动linux。首先是First Stage Boot Loader（FSBL）。FSBL在linux启动过程中用于使用PS配置数据初始化CPU，使用bitstream配置PL,加载Second Stage Boot Loader（SSBL）和用户应用程序到内存并开始执行SSBL和用户应用程序（Linux启动可参考《

我们使用Digilent公司提供的uboot作为Second Stage Boot Loader（SSBL）。SSBL用于加载压缩的linux内核镜像，设备树文件，根文件系统到内存中，并解压linux镜像，初始化并将CPU控制权交给linux内核。在前面提供的地址https://github.com/Digilent/u-boot-digilent下载uboot。如果是在windows中下载，请在

交叉编译工具链用于编译uboot和linux内核，也可以用于编译linux的应用程序。在地址https://zedboard-book-source.googlecode.com/files/xilinx-2011.09-50-arm-xilinx-linux-gnueabi.bin下载前面提到的交叉编译工具arm-xilinx-linux-gnueabi，并按下面的方式安装。安装之前需要在 Ub

九、编译设备树dts为dtb前面的linux内核源码目录中已经包含了设备树编译器Device Tree Compiler(dtc)，在目录arch/arm/boot/dts/目录下。将前面生成的xilinx.dts文件拷贝到ubuntu下，使用如下命令进行编译dtc -I dts -O dtb -o devicetree.dtb xilinx.dts上面Dtc编译器有几个选项和参数：-I是输入文件

在前面提到的地址下载linux内核源码并放到ubuntu中，我将linux-digilent-master压缩文件放到/home/dc/Desktop/xilinx/中。 与编译uboot过程一样，linux内核也有默认配置digilent_zed_defconfig，在目录arch/arm/configs/目录中，可以使用vim查看 我们同样不需要做任何修改，直接使用如下命令应用默认配置make

设备树用于硬件和软件之间的信息交互，也就是将ZedBoard的硬件信息传递给linux内核，避免在linux内核中硬编码而影响在其他平台上的可移植性。设备树一般以两种文件格式存在，一个是dts文件，也就是文本文件，便于阅读，另外一种是dtb文件，是二进制格式，是dts使用dtc编译器编译而来，由uboot展开并传递给linux内核。设备树的文件格式可以参考http://www.devicetree

一、软硬件环境硬件ZedBoard 软件操作系统Window 7 SP1 x64Ubuntu 12.04 LTSVivado2013.4 for windows交叉编译工具链https://zedboard-book-source.googlecode.com/files/xilinx-2011.09-50-arm-xilinx-linux-gnueabi.bin嵌入式Linux（Digilet官

PicoBlaze是8位微处理器，在Xilinx公司的Virtex、Spartan-II系列以上FPGA与CoolRunner-II系列以上的CPLD器件设计中以IP核的方式提供，使用是免费的 （百度百科）。常见的版本有KCPSM3和KCPSM6。其中KCPSM支持7系列的Xilinx FPGA。PicoBlaze非常小，只有一个VHDL/Verilog文件，KCPSM6在FPGA中只需要26块逻

前面一篇文章提到使用脚本系统加速Altium Designer设计，这里tie

在使用Altium Designer绘制FPGA相关的电路原理图的过程中，我们会遇到这样的问题：FPGA和外围设备以及相互之间需要进行信号线相连，由于在大型系统之中，使用到的FPGA和相关芯片具有大量的引脚（很多情况下多达千根以上），在引脚分配和信号线相连的过程之后中，需考虑很多其他的问题，比如引脚的输入输出、差分和电平标准等特性，后期PCB布线时候的信号线是否交叉和长短，FPGA在连线过程中是否

十一、Zedboard板子配置1、配置启动方式本文使用SD卡在ZedBoard上启动linux。需要将板子配置成SD卡启动，设置JP7-JP11跳线帽。可配置的方式如下：  以下是我们的配置： 启动前，现将以下SD卡格式化成FAT文件系统，并放入前面生成的四个文件（注意文件的命名）：doot.bindevicetree.dtbRamdisk8M.image.gzzImage将SD卡插入ZedBoa