<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[xh_24的专栏]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/xh_24</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; xh_24]]></copyright><item><title><![CDATA[小数十进制转二进制]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/126188917</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/126188917</guid><author>xh_24</author><pubDate>Sat, 06 Aug 2022 07:59:07 +0800</pubDate><description><![CDATA[小数部分十进制小数乘以 2，得出的积，然后把积的整数位取出，再用积的小数部分乘以 2，再把积的整数位取出，再用小数部分乘以 2，循环操作，直到小数部分为 0，或者遇到无限循环，取到你认为足够精度的小数为止，然后把取出的整数位顺序连接起来，就是要转换成的二进制小数。小数部分十进制小数乘以16，得出的积，然后把积的整数位取出，再用积的小数部分乘以16，再把积的整数位取出，再用小数部分乘以 16，循环操作，直到小数部分为 0，或者遇到无限循环，取到你认为足够精度的小数为。那就取一个你认为合适的精度。...]]></description><category></category></item><item><title><![CDATA[ARM(MCU)+FPGA实现伺服电机脉冲信号精确控制]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/125297598</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/125297598</guid><author>xh_24</author><pubDate>Wed, 15 Jun 2022 15:24:25 +0800</pubDate><description><![CDATA[ARM(MCU)+FPGA实现伺服电机脉冲信号精确控制，基于MCU+FPGA时间切片，MCU端实现运动规划，FPGA接收规划后的指令数据，精确产生信号脉冲。]]></description><category></category></item><item><title><![CDATA[FPGA驱动4通道2K(2560*1440)LVDS液晶屏]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/124716448</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/124716448</guid><author>xh_24</author><pubDate>Wed, 11 May 2022 19:48:01 +0800</pubDate><description><![CDATA[FPGA驱动4通道2K(2560*1440)LVDS液晶屏，海思3536出来的2560*1440@60hz的HDMI视频源，通过HDMI解码芯片处理成并行RGB信号，进入FPGA驱动4通道2K(2560*1440)LVDS液晶屏。





设计目标：

1、解码芯片驱动调试
2、将2K视频源显示在4通道2Klvds液晶屏；
2、将2K(2560*1440)视频分割成4路720的视频同时在四个显示器显示；
3、将4路分割的720P视频源输入FPGA拼接成一路2K视频





Q:296880551
...]]></description><category></category></item><item><title><![CDATA[基于FPGA的cameralink编解码测试系统设计]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/121414397</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/121414397</guid><author>xh_24</author><pubDate>Fri, 19 Nov 2021 09:50:36 +0800</pubDate><description><![CDATA[1、目的

项目需要设计一个多功能参数可变的cameralink相机视频接收机，接收到相机传过来的视频数据通过PCIE往上位机发。开始没有可供测试的相机，于是想着用FPGA模拟cameralink协议自行写一个视频发送机，用于对接自己的设计的cameralink视频接收机；采用两块FPGA板对接，用lvds差分信号传输数据；



发送机实现FPGA对视频数据的cameralink协议编码；

接收机实现FPGA对视频数据的cameralink协议解码；



接收到的数据是：portA,portB,por]]></description><category></category></item><item><title><![CDATA[基于ZYNQ的OV426+0V6946医用内窥镜方案]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/118944485</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/118944485</guid><author>xh_24</author><pubDate>Tue, 20 Jul 2021 21:14:07 +0800</pubDate><description><![CDATA[OV426是美国OV公司推出的ASIC芯片,和OV6946搭配一起使用，OV6946是图像传感器，负责采集前端图像数据，采集到的的图像传给0V426,进行解码。

                 





OV426是一种专门用于小型医疗器械上的单芯片解决方案。像OV6946和OV6948这样的图像传感器。这个OV426提供了一个集成的模拟数字数据使用内置的A/D转换器（ADC），布莱克电平校准（BLC）、AEC/AGC和最终的数字视频并行输出（DVP）。如下面的...]]></description><category></category></item><item><title><![CDATA[Xilinx RapidIO仿真[SRIO仿真笔记一]]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/117154686</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/117154686</guid><author>xh_24</author><pubDate>Sat, 22 May 2021 11:47:01 +0800</pubDate><description><![CDATA[1、使用官方的SRIO核，base模式，默认参数不做任何修改，生成IP后点击生成example工程，不改动任何源码，直接run simulation。第一次使用ARTIX7的FPGA，不能初始化成功，现在改成K7的FPGA.型号是

2、log_wave -r /* 记录所有波形











只用了160us就把全部事务仿真测试完了：



3、调试SRIO的第一步是去检测SRIO顶层模块（srio_example_top_primary）中的各个关键的控制信号是否正确切换。这些信...]]></description><category></category></item><item><title><![CDATA[基于FPGA的HDMI转LVDS应用案例]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/117153366</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/117153366</guid><author>xh_24</author><pubDate>Sat, 22 May 2021 11:08:00 +0800</pubDate><description><![CDATA[这里梳理一下HDMI-LVDS应用的几个项目案例：

1、无缓存直入直出模式；

2、带缓存并且可以实现图像裁剪的内存应用；

3、视频数据+自定义数据混合发送的LVDS应用案例

4、LVDS转HDMI的测试案例



一、无缓存直入直出模式，这也是LVDS编码发送的核心。

直进直出无缓存模式：

            





二、增加缓存进行简单的图像裁剪，主要功能是实现HDMI视频输入经FPGA转成LVDS输出，基本框图如下所示：

主要实现以下功能：[该方案...]]></description><category></category></item><item><title><![CDATA[PCIE通过AXI_full总线读写fifo测试]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/114978857</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/114978857</guid><author>xh_24</author><pubDate>Thu, 18 Mar 2021 14:58:15 +0800</pubDate><description><![CDATA[1、用linux主机通过PCIE链接FPGA,通过AXIfull总线读写FPGA内部的FIFO，首先PCIE写fifo，然后将FPGA中的数据读出来，对比测试，不出错。在此基础上详尽分析记录AXI4总线读操作和写操作的时序。



2、搭建BD工程如下，顶层引出fifo的控制信号线和数据信号线，在顶层例化一个fifo，32位，深度1024，fifo模式要设置成first fall-through，不然会出错；



3、顶层源码 【略】

4、现在上位机通过Pcie发送一个4KB的数据包，数据包的内容是：5]]></description><category></category></item><item><title><![CDATA[基于PCIE总线的双FPGA板卡之间数据通信效率测试]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/114844715</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/114844715</guid><author>xh_24</author><pubDate>Mon, 15 Mar 2021 18:33:46 +0800</pubDate><description><![CDATA[1、设计了一块板卡，板载两片FPGA，FPGA之间分别通过几种不同的数据通信方式进行数据互传，系统测试架构如下：





1.1、FPGA#1通过pcie总线连接linux系统主机#1，FPGA#2通过pcie总线连接Windows系统主机#2；

1.2、linux系统主机#1不间断地发送数据给FPGA1,送到FPGA2的RAM,Windows系统主机#2读取FPGA2中ram中的数据。

1.3、进行连续24小时不间断测试，保证数据传输的正确性。

2、双FPGA之间通过以下方式进行数据通信：

2.]]></description><category></category></item><item><title><![CDATA[FPGA实现PCI串口卡16550/TL16C2550]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/107068558</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/107068558</guid><author>xh_24</author><pubDate>Wed, 01 Jul 2020 17:46:53 +0800</pubDate><description><![CDATA[这段调串口,就想到，项目中经常用到PCI总线和localBus总线的串口卡，比如PCI的XR17D158IV和lbs的TL16C2550.打算今年抽空把这两个芯片的功能用FPGA实现；






]]></description><category></category></item><item><title><![CDATA[FPGA驱动，车载LVDS液晶屏]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/104842220</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/104842220</guid><author>xh_24</author><pubDate>Fri, 13 Mar 2020 15:34:23 +0800</pubDate><description><![CDATA[FPGA驱动了两款新的车载LVDS液晶屏，分辨率1920*720,1920*540。
]]></description><category></category></item><item><title><![CDATA[FPGA实现cameralink高清相机解码]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/101599282</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/101599282</guid><author>xh_24</author><pubDate>Sat, 28 Sep 2019 11:24:06 +0800</pubDate><description><![CDATA[关于cameralink协议基本原理，这里不再赘述，优快云和百度文库有大量的关于cameralink协议解读的文章，不过需要注意的是网上大量文章都是讲述如何用解码芯片（多是DS90CR288A），这些文章都写得很好，讲清了cameralink的原理。

只是这些文章绝大部分是基于芯片解码，并不是完全由FPGA实现的，当时自己做设计的时候，有一个小地方被这些文章稍稍误导了，主要是该...]]></description><category></category></item><item><title><![CDATA[FPGA 实现PCI转localbus]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/90671580</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/90671580</guid><author>xh_24</author><pubDate>Wed, 29 May 2019 15:35:43 +0800</pubDate><description><![CDATA[把PCI转localbus调通了，取代了以前使用的PCI芯片PCI9030，PCI9054等芯片.全部用FPGA实现。

使用P1020主板可以识别到FPGA PCI卡，DEVICE_ID和VENDOR_ID的参数在config_mux.v里面设置。以及后面的class/rev参数设置如下









2、接下来要做的工作是将PCI总线转成类似localbus总线去访问读写FPGA片内...]]></description><category></category></item><item><title><![CDATA[单通道驱动LVDS驱动1080P液晶屏]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/90444694</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/90444694</guid><author>xh_24</author><pubDate>Wed, 22 May 2019 15:19:47 +0800</pubDate><description><![CDATA[上周末把单通道LVDS驱动1080P液晶屏调通了。通过FPGA接收单8的LVDS输入，内部一个倍频，数据组合格式如下：
]]></description><category></category></item><item><title><![CDATA[FPGA视频接口方案，VGA，HDMI，LVDS,SDI接口转换]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/89030241</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/89030241</guid><author>xh_24</author><pubDate>Thu, 04 Apr 2019 17:36:38 +0800</pubDate><description><![CDATA[新一版FPGA实现的视频转接板：
1、可以实现lvds信号输入，LVDS,VGA,HDMI（同时）输出。
2、LVDS可以是单通道或双通道，单通道最高支持1920*1080@60Hz;双通道可以支持1920*1200的分辨率。
3、单通道输入的案例成功应用在多个视频显示场合，实际验证视频画面流畅稳定清晰。


另外有各种高低速视频接口转换方案，LVDS,VGA,HDMI,SDI等互换，图像缩放，...]]></description><category></category></item><item><title><![CDATA[LVDS转LVDS,转VGA,TTL,HDMI]]></title><link>https://blog.youkuaiyun.com/xh_24/article/details/70851364</link><guid>https://blog.youkuaiyun.com/xh_24/article/details/70851364</guid><author>xh_24</author><pubDate>Thu, 27 Apr 2017 13:44:09 +0800</pubDate><description><![CDATA[做了一块视频转接板，主芯片spartan6，可以实现TTL,LVDS,BT1120信号进，FPGA处理后LVDS,TTL,VGA,HDMI出；

FPGA实现的视频转接板：
1、可以实现lvds信号输入，LVDS,VGA,HDMI（同时）输出。
2、LVDS输入、输出可以是单通道或双通道，单通道可以支持到1920*1080@60Hz;双通道可以支持2K+的分辨率。
3、LVDS成功应用在多个视频显...]]></description><category></category></item></channel></rss>