闲来无事搞搞机

PLL就是Phase-locked loop,锁相环。在许多场合，我们需要获得一个和输入信号或者载波同频同相的本地信号，这就要用到PLL，它是当前频率合成常用手段之一。其结构如下：        PD是鉴相器，用于检测两个输入信号的相位差，有数字方式的也有模拟方式。模拟方式最好理解，设输入信号分别为cos(wt+a)和cos(wt+b),两者相位不同，经过一个乘法器:cos

Cadence版图设计工作站常用命令一、在terminal窗口键入的基本命令：1. ls：列出目录下所有文件。2. clear：清除terminal窗口里的内容。3. pwd：显示目前工作的目录。4. cd：改变当前目录。5. rm：刪除文件。6. cp：复制文件。7. mv：移动文件。8. mkdir：建立目录。

平台：九同方1.仿真三级环形振荡器时无法起振。分析原因：仿真是为理想条件，电路无噪声。解决方法：1.修改电路参数，使电路不对称。2.人为引入噪声，将VDD设为PULSE。

现在常用的SPICE仿真软件为方便用户使用都提供了较好的用户界面，在用仿真库中的元器件连成原理图后就可以进行仿真（当然要设置必要的仿真参数），但实际上只是用原理图自动产生了SPICE的格式语句，还是要通过读取语句来进行仿真，这是历史的遗留问题。在当时的技术条件下，不能用图形方式输入电路结构，只能通过文本文件来描述，也就是所谓网表。SPICE软件的设计者规范了要进行仿真的电路对应的SPICE网表

第一章ESPICE简介  ESPICE是NINECUBE公司提供的一款模拟集成电路仿真软件，用于检测电路的连接和功能的完整性，以及预测电路的行为。主要应用于模拟电路和混合信号电路的仿真，能够提供快速和精确的Spice级别的模拟仿真，实现晶体管电路的直流，交流和瞬态分析。针对需要快速收敛的设计，可执行高级Spice精度仿真，同时支持可扩展性能，可以与Cadence ADE 设计平台精密集成，允许

mos管的沟道长度调制效应？源极导致势垒下降？衬底电流体效应？衬底偏执效应？速度饱和效应？举例典型的trade off？mos&bjt的工作曲线？加法器的类型？计数器的类型？阻塞赋值和非阻塞赋值的区别？前仿真与后仿真区别？LVS，DRC是做什么的？锁存器比寄存器省面积，但为什么在IC设计中通常使用寄存器？锁存器比寄存器省面积，为什么IC设计中常用寄存器？如何产生格雷码，并写出3位的格雷码序...