wyj7260的专栏

转载地址：http://hi.baidu.com/lixiang1988/item/014ecb44281b190e6dc2f098模拟器综述80年代主要使用数据驱动设计技术和性能分析模型技术，该技术的关键是大量收集程序在已有机器上运行的相关数据，如执行的指令的数目、某条指令的执行次数或某一条指令执行的次数等。在此基础上分析某种体系结构处理器的性能特征和缺陷，以便在以后的设计中避免

1、重编编译gem.opt           命令：scons PROTOCOL=MOESI_hammerbuild/X86/gem5.opt                      其中阴影部分可以进行下列替换The following cache coherence protocols are supported:) MI_example: example prot

本篇文章记录了如何在gem5的full system 模式下，运行部分splash-2程序

事件-驱动模拟 如果事件不能保证按照规律的时间间隔发生，并且事件发生的时间步长限定没有一个很好的值(步长如果太小，就会导致模拟需要的时间太长；步长过大，就会导致许多事件变得不可控)，这种情况下，使用事件驱动的模拟是更合适的。 一个典型的例子可能是，模拟银行中的排队情况，银行里的客户不是以规律的时间间隔到达银行来办理业务，后来的客户办理业务时，并不一定马上能够进行业务办理，可能面对的

背景上篇博客写了如何在gem5的full system模式运行alpha的指令编译的程序，这篇博客讲述如何在gem5的full system模式运行x86指令集编译的程序，这两种方式非常类似。 首先需要安装gem5-stable，可以参考我前面的一篇博客：http://blog.youkuaiyun.com/wyj7260/article/details/8267345 这篇文章介绍f

running gem5 on ubuntu in full system mode alpha

如何下载旧版本的gem5

1、首先参考博文 http://blog.chinaunix.net/uid-28536106-id-3463775.html 安装Disksim 4.0 + SSD-extention2、make的过程中出现错误，这是因为在 上述博文提到的Step 3. Append SSD model library path to dixtrac.add these lines to dixtr

抱歉，昨天写的关于硬盘模拟器的文章有错误，给大家造成了误解，不好意思，特此更正。主要错误时Disksim3.0应该是模拟HDD的，而不是SSD的，要模拟SSD需要在Disksim3.0上集成SSD-extention或者flashsim HDD(Hard Disk Drive)Disksim3.0（模拟HDD）CMU开发的，包含许多存储元件的模型：用c语言编写，代码量在6万行左

Flashsim + Disksim安装OS：uBuntu 10.04（必须是32bit，62bit不行，这里指的是os的位数，而不是机器的位数，可以用64bit的机器安装32bit的os）GCC：2.95bison & flex-old（刚开始我安装的flex，编译不通过，过会儿详细说）disksim-3.0flashsim(src)1.安装gcc低版本Disksim

模拟VS. 仿真 Simulation VS. Emulation 上系统结构课的时候，老师提到了模拟和仿真 的区别，一时没有回答上来，回来之后查阅了相关资料，现在总结一下并大家分享。Emulationis the process of mimicking the outwardly observable behavior to match anexisting target. The

此篇文章转自：http://hi.baidu.com/rosintin/item/e1271914967d865de65e0621另一篇类似的文章http://www.360doc.com/content/11/1108/02/8045392_162664259.shtmlSDRAM是Synchronous Dynamic Rando

此文章转载自：http://www.linuxidc.com/Linux/2012-09/70086.htm，这篇关于在ubuntu12.04上配置gem5的文章写的很详细，按照作者的文章配置好了文章的内容如下：最近需要做系统结构的模拟实验，今天在Ubuntu 12.04 上面成功安装 gem5 ，记录分享安装过程如下： %-----------------------------

if options.l3cache:        if options.cpu_type == "arm_detailed":            system.l2 = O3_ARM_v7aL2(size = options.l2_size, assoc = options.l2_assoc,                                block_size=

1首先修改common/configs/CacheConfig.py文件，修改方法如下：  if options.l2cache:                   #我用的X86，这个不用管       if options.cpu_type == "arm_detailed":           system.l2 = O3_ARM_v7aL2(size = opt

1. 不同版本的gem5开启prefetch的方法可能不同，较新的版本需要在gem5/configs/common/Caches.py的class L2Cache(BaseCache)或者class L1Cache(BaseCache)添加相应的prefetcherclass L2Cache(BaseCache):    assoc = 8    block_size = 64