HDLbits笔记-Finite State Machines
这一模块中前面的相对简单,所以没有进行记录。主要注意同步复位还是异步复位即可,具体关于同步复位和异步复位的比较请见之前的博客链接: 同步复位异步复位的比较.
Fsm3
题目:实现以下状态的转换。注意异步复位。。。
module top_module(
input clk,
input in,
input areset,
output out); //
reg [1:0] state,next_state;
parameter A = 2'b00;
原创
2021-04-20 22:22:54 ·
407 阅读 ·
0 评论