小虎哥的博客

串口UART今天主要记录一下使用黑金开发板EP4CE6F17C8型号的串口的经历。因为这块黑金开发板只有usb转串口，所以实验使用的是USB转串口的通信。如下图：一、任务：采用串口调试助手发送指令控制开发板上面的LED0打开和关闭。二、实现的RTL图如下：三、代码实现过程1、顶层模块uart_topmodule uart_top( input sys_clk, //外部50M时钟 input sys_rst_n,

SDRAM使用模块功能：实现SDRAM存储128M字节的数据，并且其它模块每来一个使能信号，可以从SDRAM中读出1024个字节的数据，通过Signal Tap 观察读出的数据是否等于写入的数据。SDRAM介绍以及引脚时序图本人在第一次使用SDRAM存储器时，觉得下面这一篇博客整理的很详细，反复阅读了几遍，在这里引用一下：链接: https://blog.youkuaiyun.com/caihaitao2000/article/details/79875609.博客对SDRAM的概念以及内部结构、怎么写入、读

FIFO 使用在做工程时候，难免需要存储很多数据，今天继续介绍存储数据的工具FIFO存储器。FIFO(first -in - first- out)FIFO一般用来不同时钟域之间的数据循传输，也常用于实现不同位宽的接口的数据匹配。程序设计，向FIFO中写入256个数据，并且从FIFO中读出这256个数据，并验证读出数据是否相同。系统框图：下面是使用FIFO IP核的详细使用步骤。FIFO ip核调用这里采用读写时钟不一样，上面一栏会出现DCFIFO1和DCFIFO2，接下来继续配置。

FPGA verilog基本外设练习（三）RAM IP核的使用 、SignalTap 使用流程在做工程项目时候，难免需要存储很多数据，那么RAM, ROM就是我们需要用到的,这是一个对RAM和ROM比较详细的介绍，比较懒，直接给出链接https://www.cnblogs.com/uiojhi/p/9469307.html。今天主要介绍一下RAM ip核的配置。具体过程在之前的博客已经给出非常详细的步骤，这里直接生成单端口RAM。我发现自己对SignalTap使用不熟练，有很多步骤不知道先后顺序，所以这