FPGA Altera Remote Update笔记

最近种种原因接手了一个altera的项目,其实对于FPGA工程师而言,Xilinx和Altera都是不错的选择。但是因为人的精力总是有限的,可能也是自己比较懒惰,在平台之间切换而不能专注于设计本身,花费大量的时间学习工具或者每一家特有的 IP,内心主观医院认为这样的工作对于FPGA工程师个人而言,增值有限。

吐槽完了,进入今天的主题,聊一聊Altera的远程升级子系统
在这里插入图片描述
远程升级子系统核心包括对用户侧接口的适配(RSU Control Module)、Flash控制器、RSU IP Core三部分

这里高亮的地方说明,升级子系统在大部分FPGA期间上运行的最高频率不超过20MHz,换言之,如果用户的应用侧逻辑工作频率不是20MHz,则用户路逻辑与升级子系统之间必然需要做跨时钟域操作

remote update 可以配置为两种模式
在这里插入图片描述
但是该IP只支持4-byte地址模式,即外部配置flash的容量必须大于128Mb

ASMI ii IP Core

Flash访问则采用的是ASMI IP

ASMI完成的功能如下

在这里插入图片描述
在这里插入图片描述
该IP通过2组Avalon-MM接口,一组用于访问CSR空间,一组访问Memory空间
即使采用Avalon-MM接口访问Flash的memory空间,但是单次访问不能超过Flash的一个page(64*32bit = 256Byte)。
ASMI i IP采用的native接口,访问的page size认为256 Byte

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值