在进行EMC测试时,有哪些规范需要注意?

本文探讨了电磁兼容(EMC)设计中的关键问题,包括干扰源、传输途径和接收器,以及如何通过屏蔽、滤波和接地来抑制干扰。详细介绍了在印制电路板(PCB)设计中预防电磁干扰的策略,如电源与地线的设计、信号线布局、屏蔽和滤波技术的应用。同时,提供了EMC设计的实用规则和经验公式。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

电磁干扰的三要素是干扰源、干扰传输途径、干扰接收器。EMC就围绕这些问题进行研究。最基本的干扰抑制技术是屏蔽、滤波、接地。它们主要用来切断干扰的传输途径。广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接收器的敏感度,但已延伸到其他学科领域。

在印制电路板设计阶段对电磁兼容考虑将减少电路在样机中发生电磁干扰,问题的种类包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制线形成的回路拾取噪声等,那么在进行EMC测试时具体有哪些规范需要我们注意?

在高速逻辑电路里,这类问题特别脆弱,原因有很多:

1、电源与地线的阻抗随频率增加而增加,公共阻抗耦合的发生比较频繁;

2、信号频率较高,通过寄生电容耦合到步线较有效,串扰发生更容易;

3、信号回路尺寸与时钟频率及其谐波的波长相比拟,辐射更加显著。

4、引起信号线路反射的阻抗不匹配问题。

一、总体概念及考虑

1、五一五规则,即时钟频率到5MHz或脉冲上升时间小于5ns,则PCB板须采用多层板。

2、不同电源平面不能重叠。

3、公共阻抗耦合问题。

在进行EMC测试时,有哪些规范需要注意?
VN1=I2ZG为电源I2流经地平面阻抗ZG而在1号电路感应的噪声电压。

由于地平面电流可能由多个源产生,感应噪声可能高过模电的灵敏度或数电的抗扰度。

解决办法

①模拟与数字电路应有各自的回路,最后单点接地;

②电源线与回线越宽越好;

③缩短印制线长度;

④电源分配系统去耦。

4、减小环路面积及两环路的交链面积。5、一个重要思想是:PCB上的EMC主要取决于直流电源线的Z

在进行EMC测试时,有哪些规范需要注意?
二、布局

下面是电路板布局准则:

在进行EMC测试时,有哪些规范需要注意?
1、 晶振尽可能靠近处理器

2、 模拟电路与数字电路占不同的区域

3、 高频放在PCB板的边缘,并逐层排列

4、 用地填充空着的区域

三、布线

1、电源线与回线尽可能靠近,最好的方法各走一面。

2、为模拟电路提供一条零伏回线,信号线与回程线小与5:1。

3、针对长平行走线的串扰,增加其间距或在走线之间加一根零伏线。

4、手工时钟布线,远离I/O电路,可考虑加专用信号回程线。

5、关键线路如复位线等接近地回线。

6、为使串扰减至最小,采用双面#字型布线。

7、高速线避免走直角。

8、强弱信号线分开。

四、屏蔽

1、屏蔽 > 模型:

在进行EMC测试时,有哪些规范需要注意?
屏蔽效能SE(dB)=反射损耗R(dB)+吸收损耗A(dB)

高频射频屏蔽的关键是反射,吸收是低频磁场屏蔽的关键机理。

2、工作频率低于1MHz时,噪声一般由电场或磁场引起,(磁场引起时干扰,一般在几百赫兹以内),1MHz以上,考虑电磁干扰。单板上的屏蔽实体包括变压器、传感器、放大器、DC/DC模块等。更大的涉及单板间、子架、机架的屏蔽。

3、 静电屏蔽不要求屏蔽体是封闭的,只要求高电导率材料和接地两点。电磁屏蔽不要求接地,但要求感应电流在上有通路,故必须闭合。磁屏蔽要求高磁导率的材料做 封闭的屏蔽体,为了让涡流产生的磁通和干扰产生的磁通相消达到吸收的目的,对材料有厚度的要求。高频情况下,三者可以统一,即用高电导率材料(如铜)封闭并接地。

4、对低频,高电导率的材料吸收衰减少,对磁场屏蔽效果不好,需采用高磁导率的材料(如镀锌铁)。

5、磁场屏蔽还取决于厚度、几何形状、孔洞的最大线性尺寸。

6、磁耦合感应的噪声电压UN=jwB.A.coso=jwM.I1,(A为电路2闭合环路时面积;B为磁通密度;M为互感;I1为干扰电路的电流。降低噪声电压,有两个途径,对接收电路而言,B、A和COS0必须减小;对干扰源而言,M和I1必须减小。双绞线是个很好例子。它大大减小电路的环路面积,并同时在绞合的另一根芯线上产生相反的电动势。

7、防止电磁泄露的经验公式:缝隙尺寸 < λmin/20。好的电缆屏蔽层覆视率应为70%以上。

五、接地

1、300KHz以下一般单点接地,以上多点接地,混合接地频率范围50KHz~10MHz。另一种分法是:< 0.05λ单点接地;< 0.05λ多点接地。

2、好的接地方式:树形接地

在进行EMC测试时,有哪些规范需要注意?
3、信号电路屏蔽罩的接地。

在进行EMC测试时,有哪些规范需要注意?
接地点选在放大器等输出端的地线上。

4、对电缆屏蔽层,L < 0.15λ时,一般均在输出端单点接地。L<0.15λ时,则采用多点接地,一般屏蔽层按0.05λ或0.1λ间隔接地。混合接地时,一端屏蔽层接地,一端通过电容接地。

5、对于射频电路接地,要求接地线尽量要短或者根本不用接线而实现接地。最好的接地线是扁平铜编织带。当地线长度是λ/4波长的奇数倍时,阻抗会很高,同时相当λ/4天线,向外辐射干扰信号。

6、单板内数字地、模拟地有多个,只允许提供一个共地点。

7、接地还包括当用导线作电源回线、搭接等内容。

六、滤波

1、选择EMI信号滤波器滤除导线上工作不需要的高频干扰成份,解决高频电磁辐射与接收干扰。它要保证良好接地。分线路板安装滤波器、贯通滤波器、连接器滤波器。从电路形式分,有单电容型、单电感型、L型、π型。π型滤波器通带到阻带的过渡性能最好,最能保证工作信号质量。 一个典型信号的频谱:

在进行EMC测试时,有哪些规范需要注意?在进行EMC测试时,有哪些规范需要注意?
2、选择交直流电源滤波器抑制内外电源线上的传导和辐射干扰,既防止EMI进入电网,危害其它电路,又保护设备自身。它不衰减工频功率。DM(差摸)干扰在频率 < 1MHz时占主导地位。CM在 > 1MHz时,占主导地位。

3、使用铁氧体磁珠安装在元件的引线上,用作高频电路的去耦,滤波以及寄生振荡的抑制。

4、尽可能对芯片的电源去耦(1-100nF),对进入板极的直流电源及稳压器和DC/DC转换器的输出进行滤波(uF)。

在进行EMC测试时,有哪些规范需要注意?
Cmin≈△I△t/△Vmax △Vmax一般取2%的干扰电平。

注意减小电容引线电感,提高谐振频率,高频应用时甚至可以采取四芯电容。电容的选取是非常讲究的问题,也是单板EMC控制的手段。

<think>好的,我现在需要帮用户了解EMC浪涌防护的相关措施和解决方案。首先,我应该先理解用户的需求。用户提到了EMC浪涌防护,并且引用了四个相关的资料,这些资料里提到了不同的防护方法,比如多级防护、接口电路设计、退耦设计以及标准遵循等。 首先,我需要整理用户提供的引用内容。引用1提到了北京和利的全方位保护措施,包括浪涌、静电、EFT,这可能涉及到多级防护。引用2讨论了RS485接口的PCB布局和EMC设计,需要关注接口电路的防护。引用3详细说明了多级防护中的第二级设计,提到了ESD元件和退耦元器件。引用4则解释了浪涌测试的标准和分类,这对理解防护措施的应用场景很重要。 接下来,我需要将这些信息系统化。EMC浪涌防护通常包括多级防护策略,比如第一级用气体放电管或压敏电阻处理高能量,第二级用TVS二极管或退耦电路,第三级可能涉及板级防护。此外,接口电路的防护设计、接地和屏蔽、标准遵循以及仿真测试都是关键点。 然后,我需要考虑用户可能需要的解决方案的具体步骤。例如,如何分层次设计防护,如何选择合适的元器件,如何布局PCB以减少干扰等。同,用户的问题可能还涉及到实际应用中的案例,比如工业设备或通信接口的具体防护措施。 另外,用户提供的引用中有提到项目地址和具体的应用场景,比如RS485接口的设计规范,这可能需要在回答中引用相关部分来说明接口防护的重要性。例如,引用2中提到RS485走线与电源混合导致EMC隐患,所以在解决方案中需要强调接口隔离和滤波设计。 还需要注意用户提到的标准,如GB/T 17626.5,这可能涉及到测试和验证的步骤。因此,在解决方案中需要包括遵循国际/国内标准,并在设计后进行浪涌测试。 最后,生成相关问题要围绕用户可能进一步想知道的内容,比如设计中的常见错误、不同防护器件的区别、测试方法等。 总结步骤: 1. 分层次防护措施,如多级防护。 2. 接口电路的具体设计要点,如隔离、滤波。 3. 接地和屏蔽的重要性。 4. 标准遵循和测试验证。 5. 结合引用中的案例,如北京和利的方案、RS485设计规范等。 需要确保回答结构清晰,每个措施都有对应的引用支持,并且语言符合中文习惯,使用正确的LaTeX格式。同,检查是否有遗漏的关键点,比如退耦设计中的元器件选择,ESD元件的应用场景等。</think>EMC浪涌防护是保障电子设备在瞬态过电压冲击下稳定运行的关键技术,其核心措施可分为多级防护体系、接口优化设计和系统级防护策略。以下从设计原理到实施方案进行分步说明: ### 一、多级浪涌防护架构 采用三级协同防护模式可有效处理不同能量等级的浪涌冲击: 1. **第一级粗保护** 使用$GDT$(气体放电管)或$MOV$(压敏电阻)吸收高能量浪涌,如$8/20\mu s$波形、$6kV$等级的冲击[^4]。例如在电源入口处并联压敏电阻,其非线性特性可快速钳位电压: $$V_{MOV} = V_{1mA} + k \cdot \log(I/I_0)$$ 2. **第二级精细防护** 采用$TVS$二极管构成退耦电路,处理残留的$1.5kV$以下浪涌。引用[3]指出该级需配合退耦电感($L=10-100\mu H$)形成LC滤波,典型拓扑为: ``` [输入]--MOV--|--电感--TVS--|--[输出] |--电容--| ``` 3. **板级防护** 在敏感芯片电源端部署$ESD$防护二极管,如$PESD5V0S1BA$可提供$30pF$结电容的高速保护,适用于USB3.0等高速接口[^3] ### 二、接口电路防护设计 根据引用[2]的RS485防护规范,需重点处理: 1. **信号隔离** 采用$ADuM5401$等隔离芯片实现$2500V_{rms}$电气隔离,配合$6N137$光耦构建隔离通道 2. **差分线防护** 在A/B线间并联双向TVS阵列(如$SMBJ6.5CA$),线对地加装$GDT$形成共模防护,典型参数: - 工作电压:$12V$ - 击穿电压:$18V$ - 峰值电流:$100A(8/20\mu s)$ 3. **PCB布局要点** - 防护器件距接口<2cm - 地平面分割:防护地(PGND)与信号地(AGND)通过$10nF/2kV$电容单点连接 - 走线避免90°转角,线宽按$1A/mm$设计 ### 三、系统级防护策略 1. **接地系统优化** 建立三级接地体系: - 建筑接地体(<4Ω) - 设备等电位连接带(铜排截面积≥50mm²) - 电路板多点接地网络 2. **电磁屏蔽设计** 机箱采用导电衬垫($Shieldex® 13040$)实现$60dB$屏蔽效能,通风孔采用波导结构(孔径<λ/10) 3. **标准符合性验证** 按GB/T 17626.5搭建测试平台: - 组合波发生器:1.2/50μs电压波 & 8/20μs电流波 - 测试等级:电源端口4级(4kV),信号端口3级(2kV) - 合格判据:B类(短暂性能降级后自动恢复) ### 四、典型解决方案 某工业PLC的电源端口防护方案: ``` [L线]--GDT--|--MOV--|--π型滤波器--TVS--[DC/DC] [N线]--GDT--| |--X2电容--| ``` 该设计通过$25kA$浪涌测试,残压控制在$48V$以下[^1] 相关问题
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值