Marvin_wu

本文使用的是Quartus II Version 10.0 和Modelsim 6.5e。下面是如何使用modelsim进行时序仿真的步骤： 建立工程led0_module.qpf ，输入让led灯翻转的Verilog HDL。源代码和后面要使用到的testbench在下面链接中。http://download.youkuaiyun.com/detail/wu20093346/6523223

NiosII 下载程序过程中出现以下提示信息：Using cable "USB-Blaster [USB0]", device 1, instance 0x00 Pausing target processor: not responding. Resetting and trying again: FAILED Leaving target processor paused使

选择File->Convert Programming Files...Programming File Type选择JTAG Indirect ConfigurationFile(.jic)并选择要烧写的器件EPCS64在Input files to convert选择Flash Loader，点击Add Device，添加FPGA类型在Input files

DM8168板上CameraLink视频输入部分是通过DS90CR288解串芯片和Cyclone IV配合工作的，初始调试之后，发现出现了噪点，这些点在明暗的交界之间闪烁，调整摄像头的光圈，还明显的发现有一圈圈的东西，网上查了查说是缺了数据线，于是就用SignalTap采了几次数据，发现以下现象：        其中PORTA中的6位5位在相邻的两个下降沿，它们的值都改变，这貌似不正常

工具：Quartus II器件：EP4CE15F17C81.File->New Project Wizard：2.点击两个Next，进入Family&Device Settings，选择器件3.Finish，建立工程完毕，点击Tools->SOPC Builder，输入名字后，OK4.修改clk_0为100MHz5.component lib

NIOS II 运行应用程序Run as ->Nios II Hardware时出现错误：No Nios II target connection paths were located. Check connections and that a Nios II .sof is downloaded.尝试点击Refresh Connections然后Apply可能会解决问题，如图：

设计一个计数程序，使用时钟clk，在这个clk的上升沿计数。硬件上该时钟由50MHz晶振提供，因此设计时钟就要约束为50MHz，20ns时钟周期。编译工程后打开quartus II TimeQuest：点击Netlist -> Create Timing Netlist：点击OK，点击菜单栏Constraints -> Create Clock：

module datainput(DVAL,LVAL,FVAL,in,clk_m,Y_data,C_data);input LVAL;input clk_m;input FVAL;input DVAL;input [23:0] in;output reg [7:0] Y_data,C_data;reg [7:0] POARTA,POARTB;reg [11:0] cnt_lval_