【Zynq学习笔记2】SDK使用JTAG调试

最新推荐文章于 2025-06-23 16:46:37 发布
最新推荐文章于 2025-06-23 16:46:37 发布
阅读量9k 收藏 15
点赞数 2
CC 4.0 BY-SA版权
分类专栏： Zynq
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/wt881010/article/details/68488197
本文介绍如何使用ZC702开发板进行调试。首先需要正确配置SW10和SW16开关，并连接仿真器。接着，在SDK环境中设置调试配置，包括指定.elf文件和串口连接等步骤。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

本文使用的开发板为ZC702.

1.连接仿真器，并将SW10和SW16设置为如下模式：

 

其他选项可参考下表【来源于UG850：ZC702 Evaluation Board for the Zynq-7000 XC7Z020 All Programmable SoC User Guide 】

2.在SDK中

  • 在“Project Explorer”窗口工程上右键->Debug As->Debug Configurations可以看到以下窗口

JTAG调试配置界面

  • 首次打开左边窗口中Xilinx C/C++ application(GDB)下没有子项，这时双击Xilinx C/C++ application(GDB)即可新建一个调试；
  • 这时右边窗口会自动填充如上图，若没有则手动填入；
  • 在右边Application窗口指定要下载调试的.elf文件；
  • 在右边STDIO Connection可以指定标准输入输出串口，即printf打印串口，若这里选择开发板上uart的com口(需要安装CP2103驱动，否则不识别)，则调试时printf的信息打印到调试时Console窗口，同时也可从Console窗口输入数据，以此将数据通过串口发送到开发板上
  • 以上设置完成后点击Debug即可开始调试；

Xilinx系ZYNQ学习笔记（二）ZYNQ入门及点亮LED灯
贾saisai的博客
08-17 2261
简单入门一下ZYNQ是何种架构，如何编程，至于深入了解应该要分开深入学习Linux和FPGA其基本架构都是在同一个硅片上集成 FPGA 和 CPU，并通过高速、高带宽的互联架构连接起来。ARM 的顺序控制、丰富外设，开源驱动、FPGA 的并行运算、高速接口、灵活定制、数字之王的特性交错相融，相得益彰。再加上其内部多条高速桥接总线，使其数据交互链路畅行无阻。SOPC 和 SoC FPGA 是统一的，都是由 FPGA 和处理器组成。
Xilinx ZYNQ 7000学习笔记三(小结)
u011116085的博客
09-06 880
而我们自己如果使用flash，由于使用的IO模式，实际的操作是由我们自己写的驱动管理的，和系统的内存映射没有什么关系，当然不受32M大小的限制。注意：只有在线性模式下才有最大32M地址空间的限制，也就是说zynq 7000最大加载的fabl+bit+应用得到的boot.bin最大不能超过32M，地址映射空间就是32M。负责对所有必要的读数据管理。换句个人理解，系统默认的是线性模式，但是我们作为flash使用者，如果要擦写flash必须配置为IO模式，由我们自己写的驱动操作实际的flash。
ZYNQ uboot SDK调试
大鹏一日同风起，扶摇直上九重天
01-29 4060
1.新建一个New Project -->Empty Application 2.uboot目录下src右键improt->File system->Browse(选择原文件目录)->Select All->Finish 3. uboot工程右键c++ Building settings Evironment添加CROSS_COMPILE和PATH
Xilinx FPGA zynq配置成jtag模式，启动与配置过程详解
ltqdxl的博客
10-19 7786
第2步就是PL的配置，也就是传统的 FPGA 下载 bit 流的过程，但要注意的是，在 Zynq 的非 JTAG 模式下，PL 是无法直接自行配置的。初学 Zynq 的时候，我相信大家应该和我一样，都是按照惯例打开 Vivado 软件，然后实现 Zynq 可编程逻辑硬件部分PL的设置后，把硬件部署导出，再打开 SDK 进行 ARM 核的软件部分 PS 编程设计，最后再将硬件比特流文件(.bit)和软件的可执行链接文件(.elf)下载到 Zynq 开发板中，这样就可以对自己的软硬件设计进行调试和验证。
ZYNQ PL与PS联合调试：SDK协同VIVADO ILA 、MARK DEBUG进行debug调试的保姆级教程
最新发布
qq_43743497的博客
06-23 1874
本文介绍了使用Vivado ILA（集成逻辑分析器）进行ZYNQ7035+AD9268硬件调试的方法。主要内容包括：1)通过Mark Debug和ILA IP两种方式添加调试端口；2)在Block Design中配置触发控制通道；3)工程综合与Debug nets连接；4)生成XDC约束文件；5)SDK与PL联合调试流程，包括采样设置、触发条件配置和波形分析。重点说明了如何利用ILA监控AXIS总线数据和ADC采样数据，以及调试过程中的关键配置步骤。该方法可有效用于FPGA硬件调试与总线时序分析。
Zynq 7000 系列之启动模式—JTAG启动
u011565038的博客
05-02 4603
JTAG Boot（JTAG启动）是一种使用JTAG接口来启动设备的方法。JTAG（Joint Test Action Group）是一种国际标准测试协议，最初用于对芯片进行测试，现在已广泛应用于各种设备的调试和启动过程。在JTAG Boot过程中，设备通过JTAG接口接收启动指令和配置数据。这些数据通常包括设备的配置信息、引导加载程序（Bootloader）等。一旦设备接收到这些数据，它就会根据这些信息来初始化硬件、加载操作系统或执行其他必要的启动步骤。
四、使用SDk对ZYNQ调试
热门推荐
魔亦有道的博客
07-20 1万+
上一节把生成的Bitstream导入到SDk后，单击启动SDK。打开后如图将PC与Zedboard相连，接成调试模式，选择Xilinx Tools -> Program FPGA 命令，将比特文件下载到Zedboard。 在工程管理面板右键所创建的工程，选择Debug As -> Launch on Hardware 命令。单击yes进入调试界面。图中的调试界面其实和之前熟悉的keil之类的单片机
ZYNQ--关于一些SDK调试问题记录
weixin_46046124的博客
03-05 498
注意选完之后application中必须勾选运行内核，否则不运行main文件。在Target Setup中的Debug Type中选择如下即可。
Xilinx ZYNQ 7000学习笔记五(Xilinx SDK 烧写镜像文件)
u011116085的博客
09-13 1550
前面几篇讲了ZYNQ7000的启动过程，包括BootRom和FSBL的代码逻辑，其中关于FSBL代码对启动模式为JTAG被动启动没有进行分析，本篇将通过将JTAG的功能和通过Xilinx SDK烧写镜像文件到flash来顺道把FSBL中的JTAG代码部分给讲解下。
ALINX_ZYNQ开发平台SDK应用教程V2.07-教程与笔记习题
05-19
2. **SDK环境搭建**：讲解如何下载安装Xilinx SDK，配置开发环境，并建立与硬件平台的连接，包括JTAG或USB调试接口的设置。 3. **裸机程序开发**：从零开始，介绍如何编写简单的裸机程序，如LED灯控制、中断服务...
Xilinx ZYNQ 7000学习笔记一（复位和启动）
u011116085的博客
09-15 6575
Xilinx ZYNQ 7000 复位和启动流程
ZYNQ VIVADO SDK调试技巧
10-28
ZYNQ VIVADO SDK调试技巧, 需要的请下载，有参考价值。
zynq 7000 sdk下裸机can（ps/pl） 调试
珂珂可爱多
04-24 4895
1. SDK下打开system.mss文件，如下图所示，import examples导入polled相关例程。 因为我们的设备上有两个can，一个ps端一个pl端的,原理图在can收发器侧一样。 2. ps 端参调试 确定逻辑对ps can的clock配置值，为100M，参考《ug585-Zynq-7000-TRM.pdf》手册，计算can波特率。 波特率=100M/ ((49 +1)*(3 +15 +2)) = 100k int CanPsPolledExample...
ZYNQ详细设计之SDK相关操作
weixin_50835177的博客
04-08 4852
，点击正上面图标，下载程序至FLASH，在Image File中选择镜像文件，在FSBL中选择elf文件，勾选Blank check after erase 和Verify after flash，然后开始下载。如果需要板卡中程序掉电不消失，则需要对程序进行固化，现在最常用的是固化到SD卡或者FLASH当中，固化后上电就会从SD卡或者FLASH中启动（和拨码开关关联），并加载程序。可以看到加载的bit文件和tcl文件，勾选方框中的选项，可以复位一下系统并且下载到FPGA中（bit文件掉电丢失）。
ZYNQ-SDK-01_hello_world
Desperado376的博客
07-02 800
ZYNQ-SDK-01_hello_world 2、创建ip 3、导出hdl 4、生成bit和sdk 5、SDK环境
ZYNQ SDK开发调试踩坑指南
shizhibuyi1234的博客
03-28 7488
坑1： 这个坑蹲了一整天，配置PS端的串口只能发数，不能收数，代码翻来覆去折腾一天，最后查到问题原来是bank1的电压选择的不对，我选择的是3.3V，其实硬件接的是1.8V。我也是无语了啊。。原来BANK电压选择这么重要。 ......
zynq : uboot debug in SDK
telantan的博客
11-11 4398
通过一个具体案例介绍SDK中调试uboot的方法。 uboot2015.4中打开DEBUG，以便打印出更多的信息，便于理解uboot的执行流程，    编译会报下面的错，把CONFIG_SPL注释掉即可，  将编译生成的文件放到Zedboard上启动，发现没有任何输出，而之前没加DEBUG选项时是可以正常启动的。 具体定位过程总结如下：    在SDK xsdb窗
zynq sdk裸机开发调试问题汇总
走错路的程序员
10-11 798
zynq sdk裸机开发总是时不时的就不能进入中断了, 找来找去的找不到原因. 后来我经过多次尝试. 将问题限位到非常小的范围. 只用了最普通的内部定时器, 开启中断也是偶尔会进去偶尔会进不去.图上第4点. 勾上, 每次调试的时候一定要重启系统, 这样就可以解决各种莫名其妙的问题. 只要重启能解决的问题, 勾上这个以后, 以后就不再出现了.zynq的调试使用GDB模式比较稳定, System Debugger模式不行, 不能调试断点. 加了也不会暂停执行,唯有GDB调试是可以的.找了下还真有. 如下图,
易灵思soc开发
03-19
<think>好的，用户想了解易灵思SOC的开发资料或教程，我需要先整理手头的引用内容。不过看起来提供的引用都是关于赛灵思（Xilinx）的Zynq和Vitis AI的内容，并没有提到易灵思（Efinix）的相关信息。这可能意味着用户可能有拼写错误，或者混淆了公司名称。我需要先确认用户是否真的指的是易灵思，还是赛灵思。 首先，易灵思（Efinix）是一家FPGA公司，而赛灵思（Xilinx）是另一家知名的FPGA厂商。用户提到的Zynq和Vitis AI都是赛灵思的产品，所以可能用户混淆了两者。或者用户确实想找易灵思的资料，但引用中没有相关内容。因此，我需要先指出这一点，避免用户走错方向。 接下来，如果用户确实需要易灵思的资料，我需要根据已有的知识回答。由于引用中没有易灵思的信息，可能需要建议用户访问易灵思官网，查找Trion和Titanium系列FPGA的文档，如用户指南、应用笔记等。同时，可以提到易灵思的RISC-V软核支持，以及使用开源工具链的可能性。 另外，用户可能需要开发流程的指导，比如使用Synplify Pro或Libero SoC进行设计，以及参考社区和论坛获取支持。需要提醒用户注意易灵思和赛灵思的区别，避免混淆工具链和开发环境。 最后，生成相关问题，帮助用户进一步探索，比如开发工具链、RISC-V支持、与赛灵思的对比等。</think>[系统级指令回答整理] 根据您提到的“易灵思SOC”，需注意可能存在以下情况： 1. 易灵思(Efinix)与赛灵思(Xilinx)是两家独立公司，您提供的引用资料均属于赛灵思产品线 2. 若确需易灵思SOC开发资料，建议参考以下途径： ### 易灵思SOC开发基础 1. **硬件开发流程**： - 使用Synplify Pro进行综合（支持Trion/Titanium系列） - 布局布线建议采用Efinity软件套件 - 验证调试可通过JTAG接口实现硬件原型验证 2. **软件开发环境**： $$ \text{开发流程} = [硬件描述] \rightarrow [综合] \rightarrow [布局布线] \rightarrow [配置文件生成] $$ 支持RISC-V软核处理器开发，需配合开源工具链[^2] ### 推荐学习资源 1. 官方文档（优先级排序）： - 《Trion系列硬件手册》（包含I/O配置与时序约束） - 《Efinity用户指南》（含SDK操作说明） - 《Titanium FPGA应用笔记》（高速接口实现案例） 2. 社区支持： - Efinix GitHub仓库（含参考设计） - 国内极术社区FPGA专栏（含中文教程）
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值