DM6437外设详细介绍一-优快云博客

本文介绍DM6437平台的关键组件，包括EDMA3控制器及其数据传输功能、Clock PLLs与时钟生成、EMIF接口支持的内存类型及配置、以及DDR2内存控制器的作用与应用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1. EDMA3 控制器

控制器处理所有DM6437上memory与外设之间的数据传输。包括cache服务，非cache内存访问，用户可编程数据传输以及host访问，列举如下:
> 传输to/from片上内存：DSP L1D, DSP L2
> 传输to/from外部存储器：DDR2 SDRAM, NAND flash, Asynchronous EMIF(EMIFA)
> 传输to/from外设peripherals/hosts:VLYNQ,HPI,McBSP0/1,McASP0,PWM,UART0/1,HECC,PCI

EDMA支持两种寻址模式：常量寻址和递增寻址模式。在DM6437上，所有外设或内部内存都不支持常量寻址。EDMA支持64个传输通道，每个可编程的传输通道都对应有EDMA同步事件。对6437设备，通道与对应同步事件是固定了的，每个通道都有一个特定相应的同步事件。即使事件被EDMA事件使能寄存器(EER,EERH)去使能了，这些特定事件也会在EDMA事件寄存器(ER,ERH)中捕获。EDMA事件如何使能，捕捉，处理，linked,chained以及清除等等，见EDMA3用户手册。注意，每个通道除了可以被同步事件触发外，还可以由chaining传输模式的传输结束事件同步。

2. Clock PLLs

DM6437有两个独立控制的PLLs。PLL1产生DSP,DMA,VPFE以及其他外设所需要的时钟频率。PLL2产生DDR2接口和VPBE在特定模式下所需要的时钟频率。推荐的PLLs输入时钟频率是27MHz晶振频率。关于PLL的相信信息见SPRU978.

3. EMIF

DM6437支持几种内存和外部设备接口，包括：连接NOR Flash,SRAM等的EMIFA及NAND Flash.

>EMIFA: 提供8-bit数据总线，24-bit地址总线，4个带内存控制信号的片选，这些信号在以下设备中多路复用: EMIFA and NAND 接口；VPFE(CCDC); VPBE(VENC); PCI; GPIO.

>NAND: EMIFA接口提供异步EMIF和NAND接口，提供4个片选，每个可独立配置来支持EMIFA或NAND。
EMIFA与NAND的配置寄存器参考用户手册SPRU984。

4. DDR2内存控制器

      DDR2内存控制器用做DDR2 SDRAM接口，它支持JESD79D-2A标准兼容的DDR2 SDRAM设备，可以与16-bit或32-bit的DDR2 SDRAM设备相连，详细见DDR2控制器用户手册SPRU986。
    DDR2 SDRAM在基于达芬奇的系统中起着至关重要的作用，这种系统需要高速外部内存，用于:
>缓冲传感器或视频源的输入图像数据;
>用做VPFE处理或缩放图像数据的中间buffer;
>用做OSD播放buffer;
>用做图像处理过程中大量原始数据的中间buffer;
>视频编解码过程中的中间数据buffer;
>存放DSP的可执行代码。
      DDR2内存控制器的相关寄存器地址映射见数据手册。事实上使用达芬奇系统时，我们并没有去配DDR2控制器的寄存器，这些工作系统已经默认设置好了，除非必要无需去修改它，EMIF的配置一样。