wenky_Jong的博客

因此将FPGA的工程采用VCS+Verdi的工具进行仿真就十分具有必要。下面是一个makefile文件的示例需要注意的是VCS需要采用所谓的三步法。然后运行生成的仿真文件。生成的在向相关的IP目录下面会生成一系列文件其中仿真需要文件xx_sim_netlist.v文件。为使FPGA相关IP能在VCS进行编译与仿真需要分别完成下面的几个步骤IP的编译，setup文件的建立，VCS与Verdi的makefile文件编写。a、选择tools中编译库的选项并正确填写下面的选项主要是VCS的路径以及生成库的路径。

verilog 语法 表达式

基于FPAG高精度频率与电压测量系统1.系统功能与组成本次设计的是一个测量频率与电压的系统。其中方波频率范围 在5k-50k内可以精确到小数点后两位测量原理为计算待测频率的周期。电压采用12位双路AD，采样频率为50Mhz。测量的值通过串口进行传输，每测量出两次频率进行一次数据的传输。串口只实现了发送部分功能波特率位9600。FPGA开发板采用黑金AX516，AD采用与其配套的AD9238。2.实现原理2.1顶层文件TopADUART顶层文件例化了三个模块，U0产生9600hz的时钟驱动UART