AArch64 Application Level

最新推荐文章于 2024-05-23 20:22:45 发布
最新推荐文章于 2024-05-23 20:22:45 发布
阅读量167 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： ARM 文章标签： arm
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weizhideshenghuo/article/details/116737678
本文介绍了程序员模型中的关键概念，包括SVC、BRK及YIELD指令的作用，并深入探讨了内存模型，涵盖地址计算方式、内存类型如Normal Memory与Device Memory的区别，以及CPU通过缓存与内存交互的过程。此外，还讨论了大小端存储格式的特点及其对数据处理的影响。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

Programmers’ Model

  • SVC(supervisor call exception)：EL0 -> EL1
  • BRK(breakpoint instruction)：软件debug
  • YIELD：释放cpu给其他线程

Memory Model

  • 地址计算使用64位寄存器执行。然而在supervisory中配置前八个地址位作为标签使用
  • Normal Memory：用于大容量内存操作，包括读/写和只读操作。Device memory：适合读敏感位置的属性。
  • CPU->(Cache)->内存
  • 内存对齐，访问未对齐数据触发alignment fault
  • 大小端：大端：低地址对应高字节，类似字符串顺序处理，地址从小向大增加，数据从高位往地位放。大端符合人类正常思维。小端：低地址对应低字节，符合逻辑思维，高地址权值高，低地址权值低。小端利于计算机处理。
  • 提供同步原语（synchronization primitives）用于非阻塞的同步执行，应用于共享内存、普通内存和设备内存的访问。
ARMV8体系结构简介：AArch64应用级体系结构
简单同学
01-21 1413
1.前言 本文主要从应用的角度介绍ARMV8的编程模型和存储模型 2.AArch64应用级编程模型 从应用的角度看到的ARM处理器元素： 可见的元素（寄存器/指令） 说明 可见的寄存器 R0-R30、SP、 PC、 V0-V31、 FPCR、 FPSR 可见的PSTATE位 ...
AArch32､AArch64､i386､x86､amd64､x86_64､rv64i､powerpc､ppc64､ppc64le 区别
u013669912的博客
07-19 9062
…
ARMV8 B2 The AArch64 Application level memory mdel
weixin_43758368的博客
04-04 2316
ARMV8 B2 The AArch64 Application level memory mdel ARM memory model 允许指令的observation 和 completion 按不同的顺序进行，因此是一种弱有序的存储架构，本章的章节主要给出ARMV8 存储架构详细的定义，ARMV8 存储架构的主要原则如下 提供一个存储模型，该模型与C或Java等高级编程语言使用的内存模型具有类似的弱点(weakness)。例如，允许独立内存访问按照其他观察者看到的顺序重新排序。 避免了大多数存储类型的
ARMV7-M数据手册---Part A ：Application Level Architecture---A2 Application Level Programmers’ Model...
weixin_30580341的博客
01-02 171
TODO 转载于:https://www.cnblogs.com/smartjourneys/p/8178659.html
D1 The AArch64 System Level Programmers‘ Model
凡物加倍磨治，皆能变化气质
06-23 241
ARM学习书籍或者思路总结，以XMIND 为形式，构建思维大厦，蛰伏与积累，下面补充对XMIND的描述 D1.1 Exception levels D1.1.1 Typical Exception level usage model D1.2.5 Definitions of synchronous and asynchronous exceptions D1.3 Execution state D1.4 Security state D1.5 Virtualization D1.5.1 T.
ARM处理器的Programmers’ Model
zjy900507的博客
07-20 831
ARM手册中都会有一些Programmers’ Model章节。那么什么是Programmers’ Model，Programmers’ Model是从编程者的角度来看，处理器提供了哪些可用的特性给编程人员。这里以ARM7TDMI-S 为基础来介绍一些基本的模型，对最新的内核也适用。想了解最新的可以参阅ARMv8-A的架构手册，里面可以看到有应用级和系统级的Programmers’ Model（分...
ARMV7-M数据手册---Part A ：Application Level Architecture---A3 ARM Architecture Memory Model
weixin_30633507的博客
01-02 136
TODO 转载于:https://www.cnblogs.com/smartjourneys/p/8178660.html
[V-02] 虚拟化基础-CPU架构(基于AArch64)
基层架构师的分享
05-11 1844
虚拟化的最重要课题就是虚拟CPU，VM如果没有vCPU的加持是不能正常工作的。俗话说百闻不如一见，本文我们从一个PCB板子开始一步一步的分解放大局部，最后到了CPU的一个core上，了解了CPU的内部的物理结构和逻辑结构。这些知识点都是我们继续前进的基础，虽然限于篇幅，书不尽言，但是核心的知识点基本都呈现了出来。后面如果有必要，会专门开一个系列写一写ARM体系的文章。限于个人水平，难免有纰漏之处，还希望大家多多指教，共同提高。后面还有几篇文章继续阐述硬件的架构，on the way。
[V-04] 虚拟化基础-寄存器集(Register set)(基于AArch64)
基层架构师的分享
05-23 1172
本文只聚焦AArch64的状态，实际上在介绍指令集架构ISA的时候提到过ARMv8实际上是有AArch64和AArch32两种状态，而且两种状态还可以按照一定的规则做交替执行。那么对于寄存器这块是如何做映射转换的自然也有一套规则，例如图4-1所示。图4-1 AArch64 to AArch32 register mapping本文我们从寄存器的硬件电路开始讲起只到介绍了AArch64的寄存器体系，为进一步研究虚拟化技术打下了基础。
[V-03] 虚拟化基础-指令集架构(ISA)(基于AArch64)
基层架构师的分享
05-18 1407
前面文章已经介绍了CPU的基础概念，为我们进一步研究虚拟化技术的一个最终的分支vCPU奠定了基础。回顾前文，我们知道一个CPU-Core的最根本任务就是执行指令，包括取指-执行-访存-回写，如图1-1所示。图1-1 Cortex pipeline为什么要了解和学习指令集(ISA)，先看一段ARM官方的说法对于一个辛勤的搞虚拟化开发的码农来说，虚拟化相关的代码主要由3部分组成：Hypervisor、VM、GuestOS。要写出高效的，性能良好的虚拟化代码，也一定要了解到底什么是ISA。
arm64/aarch64启动汇编代码-详细解析
于宸
08-13 5928
/* * Low-level CPU initialisation * Based on arch/arm/kernel/head.S * * Copyright (C) 1994-2002 Russell King * Copyright (C) 2003-2012 ARM Ltd. * Authors: Catalin Marinas <catalin.marinas@ar...
ARMV7-M数据手册---Part B ：System Level Architecture---B1 System Level Programmers’ Model
weixin_30737363的博客
01-02 123
TODO 转载于:https://www.cnblogs.com/smartjourneys/p/8178681.html
mips&arm&aarch64-pwn初探
seaaseesa的博客
04-02 5347
mips&arm&aarch64-pwn初探 前言 厌倦了x86/x64 平台下的二进制漏洞利用，来看看mips/arm平台下的pwn是如何达到利用的。众所周知，mips/arm架构cpu主要用于嵌入式设备，比如路由器这些。当我们在x86/x64平台练习到一定境界后，再去探索一个新的平台下的漏洞利用，我们可以借鉴以前的方法，总之，思想都是一样的。只不过是指令的样子不同而已。 ...
ARM V8A体系结构-第十章 AArch64异常处理
u010681589的博客
01-23 1407
概述 严格地说，中断是指中断软件执行的流程。然而，在ARM术语中，这通常称为异常。异常是指需要特权级（异常处理程序）执行某些操作以确保系统顺利运行的条件或系统事件。每个异常都有一个相关的异常处理程序。一旦异常得到处理，特权级软件会将core恢复到处理异常前的位置，以继续处理它正在做的事情。 存在的异常类型如下： 中断： 有两种类型的中断称为IRQ和FIQ。FIQ的优先级高于IRQ。 ...
ARM Linux系统调用详细分析
liduxun的专栏
08-31 9245
文件： linux-2.6.30.4/arch/arm/kernel/entry-common.S linux-2.6.30.4/arch/arm/kernel/calls.S 在entry-common.S中包含了上次calls.S，这里简单分析前两次： 第一次： 在entry-common.S中： .equ NR_syscalls,0 #define CALL(x) .equ
ARM 中断状态和SVC状态的堆栈切换 （异常）
热门推荐
edwardlulinux的专栏
07-07 2万+
ARM 中断状态和SVC状态的堆栈切换 （异常）   基础知识： Arm的寄存器使用规则以及寻址指令： R13  Sp     堆栈寄存器 R14  Lr     连接寄存器 R15  PC     程序计数器   多寄存器寻址： LDMIA R0！，{R1-R4} 执行以后的效果 R1  R2  R3  R4    堆栈寻址： STMFD入栈指令，相当于
操作系统概念第七版abraham Silberschatz著知识点总结---第二章
qq_36711048的博客
06-22 1533
Chapter2 计算机系统结构4.计算机系统的总体结构：  CPU和设备控制器可以同时执行，争夺内存周期。为了确保对内存的有序访问，提供了一个内存控制器memory controller来同步对内存的访问。5.bootstrap---引导引导操作系统bootstrap an operating system：当用户仅仅使用计算机时，就没有可用的操作系统。我们必须将操作系统内核从某些持久存储(如磁...
arm el2与el3_ARMv8官方手册学习笔记(二) Exception levels
weixin_39621235的博客
12-18 1296
1.1 Exception elevlException指的是cpu的某些异常状态或一些系统的事件，这些状态或事件会导致cpu执行一些预先设定的具有更高执行权限的软件(exception handler)。exception handler执行完毕后，需要返回产生异常的现场。1.1.1 Exception levelsEL0下执行为非特权执行EL2 用于支持虚拟化的非安全操作EL3 提供了安全/非...
基于arm的linux系统调用分析
hello_zfy的博客
09-25 640
1系统调用的作用linux内核中设置了一组用于实现各种系统功能的子程序，称为系统调用，最简单的如read，write,open等等。用户可以通过系统调用命令在自己的应用程序上调用他们，从某种角度来看，系统调用和普通函数调用非常相似。区别在于系统调用由操作系统核心提供，运行在内核态，而普通函数调用由函数库或用户自己提供，运行于用户态。实际上，很多已经被我们习以为常的C语言标准函数，在linux平台上的
在那个arm文档中可以找到
最新发布
07-08
<think>我们正在寻找ARM架构中DAIF寄存器的官方文档说明。根据之前的对话，DAIF寄存器是ARMv8-A架构中程序状态寄存器（PSTATE）的一部分，用于控制中断和异常屏蔽。现在需要确定在哪个ARM官方文档中可以找到它的详细说明。 根据ARM的文档体系，DAIF寄存器的说明应该出现在以下文档中： 1. **ARM Architecture Reference Manual ARMv8-A**：这是最核心的架构参考手册，包含了所有系统寄存器的详细定义。DAIF作为PSTATE的一部分，应该在该手册中有详细描述。 2. **ARM Cortex-A55 Technical Reference Manual (TRM)**：虽然Cortex-A55是具体实现，但TRM会引用架构手册的内容，并可能提供一些实现细节。但最权威的还是架构参考手册。 在ARMv8-A架构参考手册中，DAIF寄存器（Debug, SError, IRQ, and FIQ masks）的位定义和操作应该在描述PSTATE的章节中。具体位置可能在： - **Chapter D: The AArch64 System Level Programmer's Model**：这一章描述了系统级编程模型，包括PSTATE和系统寄存器。 - 或者 **Chapter C: The AArch64 Application Level Programmer's Model**：但DAIF属于系统级控制，更可能在系统级章节。 根据引用[3]中提到的ARMv7和ARMv8的寄存器变化，我们可以推断DAIF是ARMv8引入的（因为ARMv7没有DAIF，而是使用CPSR中的类似位）。因此，在ARMv8-A的架构参考手册中一定有详细说明。 具体到文档中的章节，可能为： - **Section C5.2: PSTATE**：描述PSTATE的各个字段，其中就包括DAIF。 - **Section C5.2.3: Exception Mask Bits (DAIF)**：专门介绍DAIF的位。 此外，在描述异常处理的章节（如异常进入和退出时DAIF的自动操作）也会有相关内容。 因此，用户应该查阅： **ARM® Architecture Reference Manual ARMv8, for ARMv8-A architecture profile**（文档编号：DDI 0487），具体章节为**Chapter C5: The AArch64 System Register and PSTATE Descriptions**。 在Linux内核源码中，DAIF的定义通常出现在`arch/arm64/include/asm/sysreg.h`文件中，但这不是官方文档，而是实现。 所以，总结回答：DAIF寄存器的官方说明在ARMv8-A架构参考手册（ARM DDI 0487）的C5.2节（PSTATE描述）中。 同时，根据引用[4]中提到的中断处理注册，DAIF寄存器在中断处理中起着关键作用（屏蔽中断），这也印证了其在异常处理中的重要性。 为了帮助用户进一步研究，我们可以生成相关问题。 注意：引用[1][2][3][4]是用户提供的站内引用，虽然与DAIF不直接相关，但引用[3]提到了ARMv7和ARMv8的寄存器差异，引用[4]涉及中断处理，这些都与DAIF有关联。</think>### ARM架构中DAIF寄存器的官方文档说明 DAIF寄存器的权威定义位于**ARM® Architecture Reference Manual ARMv8-A**（文档编号DDI 0487）中，具体位置如下： #### 核心章节 1. **C6.2.100 DAIF, Interrupt Mask Bits** 详细描述DAIF寄存器的位定义和功能： - **D位 (Bit 9)**：调试异常屏蔽位（Debug exception mask） - **A位 (Bit 8)**：异步错误屏蔽位（SError/Asynchronous abort mask） - **I位 (Bit 7)**：普通中断屏蔽位（IRQ mask） - **F位 (Bit 6)**：快速中断屏蔽位（FIQ mask）[^1] 2. **D2.7 Exception Handling** 解释异常发生时DAIF寄存器的自动行为： - 当处理器进入异常级别（如EL1/EL2/EL3）时，**DAIF的对应位会被自动设置**（屏蔽同级中断） - 异常返回时通过`ERET`指令自动恢复原始DAIF状态[^2] 3. **C5.2.3 PSTATE Fields** 说明DAIF作为**程序状态寄存器（PSTATE）** 的子字段： ```armasm MRS <Xt>, DAIF ; 读取DAIF到通用寄存器 MSR DAIF, <Xt> ; 从通用寄存器写入DAIF MSR DAIFSet, #imm ; 按立即数设置屏蔽位 MSR DAIFClr, #imm ; 按立即数清除屏蔽位 ``` 操作示例：`MSR DAIFSet, #0x3` 会同时屏蔽IRQ和FIQ（对应#imm的Bit 1和Bit 0）[^1] #### 关键功能总结 | 位 | 名称 | 屏蔽内容 | 典型应用场景 | |------|------|-------------------|--------------------------| | D(9) | 调试 | 调试事件 | 断点/观察点触发时 | | A(8) | 异步 | SError异常 | 内存访问错误[^2] | | I(7) | IRQ | 普通中断 | 关键代码段保护 | | F(6) | FIQ | 快速中断 | 实时任务处理 | > **文档获取**： > 最新版ARMv8-A架构手册（DDI 0487）可从ARM官网下载： > [developer.arm.com/documentation/ddi0487](https://developer.arm.com/documentation/ddi0487) --- ### 相关问题 1. **DAIF寄存器在异常处理流程中如何被自动修改？** 当发生异常时，处理器会**自动设置当前异常级别的DAIF位**（例如进入IRQ处理时自动置位I位），防止同级中断嵌套[^2]。 2. **ARMv7与ARMv8的DAIF实现有何区别？** ARMv7通过**CPSR寄存器**的类似位实现中断屏蔽（I/F位），而ARMv8将功能独立为DAIF寄存器，并增加D/A位[^3]。 3. **在TF-A固件中如何操作DAIF寄存器？** 参考`lib/el3_runtime/aarch64/context.S`中的`el3_exit`函数，通过`msr daif, x30`在退出EL3时恢复中断状态[^4]。 4. **DAIF寄存器与GIC中断控制器的交互关系是什么？** DAIF是CPU核心的中断开关，GIC负责路由中断信号。即使GIC分发中断，若DAIF的I/F位被置位，CPU仍不会响应[^1][^4]。 [^1]: ARM® Architecture Reference Manual ARMv8-A (DDI 0487), Section C6.2.100 [^2]: ARM® Architecture Reference Manual ARMv8-A (DDI 0487), Section D2.7 [^3]: ARMv7与ARMv8架构寄存器对比分析 [^4]: Trusted Firmware-A (TF-A) 中断处理流程文档
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值