
FPGA
理实交融
勇敢 自信
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
ModelSim-Altera路径找不到或者不正确的解决办法
今天碰到一个坑,就是在quartus里面打开ModelSim-Altera进行仿真的时候报错,说是找不到路径。 一般的解决办法是: 在quartus中打开tool——options改正路径为D:\quartus\quartus13.1\modelsim_ase\win32aloem。也就是quartus安装路径下的win32aloem,因为当你点击右边三个点的按钮选取文件路径的时候在你的选项中...原创 2018-09-01 16:43:30 · 56215 阅读 · 64 评论 -
FPGA网络资源
@[T1. OPENCORES.ORG这里提供非常多,非常好的PLD了内核,8051内核就可以在里面找到。进入后,选择project或者由http//www.opencores.org/browse.cgi/by_category进入。对于想了解这个行业动态人可以看看它的投票调查。 http://www.opencores.org/polls.cgi/list ...转载 2018-12-11 20:39:45 · 544 阅读 · 0 评论 -
IIC协议原理分析
一、基本概念。I2C总线(I2C bus,Inter-IC bus)是一个双向的两线连接总线,提供集成电路之间的通信线路。I2C属于一种串行扩展技术,广泛应用于电视、录像机、音频设备。I2C的意思是“完成集成电路或者功能单元之间信息交换的规范或协议”,采用一条数据线(SDA)和一条时钟线(SCL)来完成数据的传输以及外围器件的扩展。通信的原理是控制SCL和SDA的时序,时期满足总线协议从而进...原创 2019-04-16 22:47:17 · 10508 阅读 · 0 评论 -
IIC_FPGA控制程序设计
通过上篇文章描述IIC原理可知,IIC在进行读写操作时候都是在SCL的高电平或者低电平读取数据和改变数据的,因此,可以设计两个标志位scl_high和scl_low,然后只要在两个标志位有效期间进行数据操作就可以了。这里定系统时钟为50MHz,时钟信号SCL采用计数器的方式产生,对于scl_low和scl_high信号,只需要在计数到四分之一和四分之三的位置产生标志位即可。...原创 2019-04-23 18:19:52 · 1386 阅读 · 0 评论 -
FPGA开发流程和开发前必备知识(Altera芯片 Verilog开发语言)
一、FPGA开发流程:1、设计定义:设计的目标系统需要完成什么样的功能进行定义。俗称“画饼”。2、设计输入:设计开始,首先利用EDA工具的文本或者图形编辑器将设计者的设计意图用文本方式(如Verilog、VHDL程序)或者图形方式(原理图、状态图等)表达出来。虽然原理图输入方式所画的的原理图与传统的器件连接方式完全一样,很容易被人们所接受,而且编辑器中也有很多现成的单元器件可资利用,自己也可以...原创 2019-09-02 22:59:35 · 3961 阅读 · 0 评论