蓝桥杯FPGA赛道模拟题1之程序设计题代码

已于 2025-03-15 14:45:13 修改
阅读量1.7k 收藏 15
点赞数 9
CC 4.0 BY-SA版权
文章标签： 蓝桥杯 fpga开发 职场和发展
于 2025-03-15 14:43:52 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_69804913/article/details/146279099

1.顶层文件

module test(
input  wire sys_clk,
input  wire sys_rst,
input  wire [3:0]key_in,
output wire [7:0]sel,
output wire [7:0]seg,
output reg  [7:0]led

);
//定义状态
localparam STOP=3'd0;
localparam START=3'd1;
localparam PAUSE=3'd2;
//signals define
wire [4:0]  d_count;
wire [3:0]   key_data;
reg  [31:0] data;
reg    en_count;
reg    rst_count;
reg  [2:0] st_count;
reg  [7:0] u_count1;
reg   [7:0] u_count2;
reg   [23:0]led_count;

cdown cdown_inst(
.sys_clk  (sys_clk  ),
.sys_rst  (sys_rst  ),
.count_en  (en_count),
.count_rst  (rst_count),
.count     (d_count)
);

seg seg_inst(
	.clk      (sys_clk),
	.rst      (sys_rst),
	.seg      (seg),
	.sel      (sel),
	.dsp_data (data)
	);
key key_inst(
	.sys_clk (sys_clk),
	.sys_rst (sys_rst),
	.key_in  (key_in),
	.key_data (key_data)
);
//LED 
always @(posedge sys_clk or negedge sys_rst)begin
	if(sys_rst==1'b0)begin
		led<=8'b1111_1111;
		led_count<=0;
	end else begin
		if(st_count==STOP)//停止状态
		  led<=8'b1111_1111;
		else if(st_count==START)//开始状态灯亮
		  led<=8'b1111_1110;  
		else begin
		   if(led_count==24'd5_000_000)begin 
			led_count<=0;
			led<=led ^ 8'b0000_0001;//led灯每隔0.01秒闪烁
	    end else
			led_count<=led_count+1;
		end
	end
end 

//seg
always @(posedge sys_clk or negedge sys_rst)begin
	if(sys_rst==1'b0)
	data <={4'd2,4'd0,4'd10,4'd0,4'd0,4'd11,4'd0,4'd0};
	else begin
		data[31:28]<=d_count/10;
		data[27:24]<=d_count%10;
		data[19:16]<=u_count1/10;
		data[15:12]<=u_count1%10;
		data[7:4]<=u_count2/10;
		data[3:0]<=u_count2%10;
	end 
end 
//KEY
always @(posedge sys_clk or negedge sys_rst)begin
     if(sys_rst==1'b0)begin
	  u_count1<=8'b0;
	  u_count2<=8'b0;
	  en_count<=1'b0;
	  st_count<=STOP;
	end else begin
		case(key_data)//状态更新
		4'b0001:     begin
								if(st_count==START)//如果当前按键状态处于开始，则按下按键1计数器1加1
									u_count1<=u_count1+8'd1;
						 end 
		4'b0010:     begin
								if(st_count==START)//如果当前状态处于处于开始，按下按键三计数器加1
									u_count2<=u_count2+8'd1;
						 end 
		4'b0100:     begin
								if(st_count==STOP)begin//如果处于停止状态，则下一个状态切换到开始状态
								en_count<=1'b1;
								st_count<=START;
								rst_count<=1'b1;
								end else if((st_count==START)&&(d_count!=4'd0))begin//如果当前状态处于开始状态，并且倒计时计数器不为0则切换到停止状态，并且倒计时计数器停止计数
							st_count<=PAUSE;
							en_count<=1'b0;
							end else if(st_count==PAUSE)begin//否则如果当前状态处于停止状态，则下一个状态切换到开始状态，继续使能倒计时计数器
							st_count<=START;
							en_count<=1'b1;
						end
					end 
		endcase
	if((st_count==START)&&(d_count==4'd0))begin//没有任何按键按下时，如果处于开始状态，并且倒计时计数器自动计数记到0，自动切换到停止状态
			st_count<=STOP;
			en_count<=1'b0;
			rst_count<=1'b0;
		end  
	end  
end 							 
endmodule

 2、计数模块

module cdown(
input wire sys_clk,
input wire sys_rst,
input wire count_en,
input wire count_rst,
output reg [4:0] count
);

localparam COUNT_MAX_1S=28'd50_000_000;
localparam COUNT_MAX_10=5'd20;

reg [27:0] count_reg;
//1s计数器
always @(posedge sys_clk or negedge sys_rst)begin
	if(sys_rst==1'b0)
		count_reg<=0;
	else begin
		if(count_en==1'b1)begin
			if(count_reg==COUNT_MAX_1S-1)
				count_reg<=0;
			else
				count_reg<=count_reg+1;
		end
	end 
end 

//倒计时器
always @(posedge sys_clk or negedge sys_rst)begin
	if(sys_rst==1'b0)begin
		count<=5'd20;
	end else begin
		if(count_en==1'b1)begin
		 if((count_reg==COUNT_MAX_1S-1)&&(count!=0))begin
				count<=count-1;
		 end
	 end else if(count_rst==1'b0)
			count<=5'd20;
	end
end 
endmodule

3.按键模块

module key(
    input   wire                sys_clk,
    input   wire                sys_rst,
    input   wire    [3:0]       key_in,
	 output reg      [3:0]		  key_data 
);

//按键键值定义
localparam  KEY_VAL_S1 =4'b0001;
localparam  KEY_VAL_S2 =4'b0010;
localparam  KEY_VAL_S3 =4'b0100;
localparam  KEY_VAL_S4=4'b1000;
localparam  KEY_VAL_NL=4'b1111;

localparam  KEY_COUNT_MAX =20'd500000;
//按键状态定义
localparam  IDLE      =3'd0;
localparam  PRESS     =3'd1;
localparam  RELEASE   =3'd2;

//按键扫描计数器，每隔0.01秒扫描一次按键
reg [19:0]   key_count;
//寄存器的定义用来存储不同的状态
reg [3:0]    key_status;

//按键计数更新
always@(posedge sys_clk or negedge sys_rst) begin
    if(sys_rst==1'b0)
        key_count <=0;
        else begin
             if(key_count == KEY_COUNT_MAX-1)begin
                key_count <= 0;
            end else
                key_count = key_count + 1;    
        end
    end

//按键状态更新
always@(posedge sys_clk or negedge sys_rst)begin
    if(sys_rst==1'b0)begin//复位
        key_data <= KEY_VAL_NL;
		  key_status<=IDLE;
	 end else begin
    if(key_data == KEY_VAL_NL) begin
			if(key_count==KEY_COUNT_MAX-1)begin
				if(key_status==IDLE)begin//当前没有按键时，并且按键扫描时间到，进行判断
				if(key_in!=4'b1111)//当按键键不等于1111
						key_status<=PRESS;//按键处于按下状态
				   end  else if(key_status==PRESS)begin//在有按键按下，赋予键值
							case(key_in)
								4'b1110: begin key_data <=KEY_VAL_S1; key_status <=RELEASE; end 
								4'b1101: begin key_data <=KEY_VAL_S2; key_status <=RELEASE; end
								4'b1011: begin key_data <=KEY_VAL_S3; key_status <=RELEASE; end
								4'b0111: begin key_data <=KEY_VAL_S4; key_status <=RELEASE; end 
								default: begin key_data <=KEY_VAL_NL; key_status <=IDLE;    end 
							endcase
					end else begin 
							if(key_in == 4'b1111)
									key_status <=IDLE;
							end
						end
					end else
					     key_data <=KEY_VAL_NL;
				end 
			end 
endmodule

4.数码管

module seg
(
	input	   wire 		      clk						,
	input 	wire 			   rst						,
	input 	wire	[31:0] 	dsp_data				,
	output 	reg 	[7:0] 	seg					,//段选端
	output 	reg 	[7:0] 	sel					//位选段
);
	
/*
localparam 	SEG_0 = 8'b1100_0000, SEG_1 = 8'b1111_1001,
				SEG_2 = 8'b1010_0100, SEG_3 = 8'b1011_0000,
				SEG_4 = 8'b1001_1001, SEG_5 = 8'b1001_0010,
				SEG_6 = 8'b1000_0010, SEG_7 = 8'b1111_1000,
				SEG_8 = 8'b1000_0000, SEG_9 = 8'b1001_0000,
				SEG_A = 8'b1000_1000, SEG_B = 8'b1000_0011,
				SEG_C = 8'b1100_0110, SEG_D = 8'b1010_0001,
				SEG_E = 8'b1000_0110, SEG_F = 8'b1000_1110,
				SEG_X = 8'b1011_1111;	//-
*/
localparam [7:0] DIGIT0 =8'b1100_0000 ;
localparam [7:0] DIGIT1 =8'b1111_1001 ;
localparam [7:0] DIGIT2 =8'b1010_0100;
localparam [7:0] DIGIT3 =8'b1011_0000;
localparam [7:0] DIGIT4 =8'b1001_1001;
localparam [7:0] DIGIT5 =8'b1001_0010;
localparam [7:0] DIGIT6 =8'b1000_0010;
localparam [7:0] DIGIT7 =8'b1111_1000;
localparam [7:0] DIGIT8 =8'b1000_0000;
localparam [7:0] DIGIT9 =8'b1001_0000 ;
localparam [7:0] DIGITX =8'b1011_1111 ;
localparam [7:0] DIGOFF =8'b1111_1111 ;
localparam 		DSP_COUNT = 20'd50000; //
//reg define
/*
localparam 	SEG_C7 = 8'b0000_0001,
				SEG_C6 = 8'b0000_0010,
				SEG_C5 = 8'b0000_0100,
				SEG_C4 = 8'b0000_1000,
				SEG_C3 = 8'b0001_0000,
				SEG_C2 = 8'b0010_0000,
				SEG_C1 = 8'b0100_0000,
				SEG_C0 = 8'b1000_0000;
*/
/* */
reg 	[19:0] 	dsp_count				;
reg 	[3:0]	   bits					;
reg 	[3:0]		bcd				;
reg 	[31:0]	dsp_reg						;
reg 	[7:0] 	dsp_code				;

//1ms的计数器		
always @(posedge clk or negedge rst)begin 	
	if(!rst)
		dsp_count <= 20'd0;
	else begin 
		if (dsp_count == DSP_COUNT-1) begin 
			dsp_count <= 20'd0;
		end else 
			dsp_count <= dsp_count + 20'd1;
		end	
end 		
//		
always @(posedge clk or negedge rst) begin 
	 if(!rst)begin
	   sel <= 8'b1111_1111;
		bits <=4'd0;
	 end else begin 
	    if(dsp_count==DSP_COUNT-1)begin//每一毫秒更新一次
		    bits<=bits+4'd1;
		 if(bits==4'd8)
		    bits <=4'd0;
		 case(bits)
				 4'd0: begin sel<=8'b1111_1110;bcd<=dsp_data[31:28] ;end
				 4'd1: begin sel<=8'b1111_1101;bcd<=dsp_data[27:24] ;end
				 4'd2: begin sel<=8'b1111_1011;bcd<=dsp_data[23:20] ;end
				 4'd3: begin sel<=8'b1111_0111;bcd<=dsp_data[19:16] ;end
				 4'd4: begin sel<=8'b1110_1111;bcd<=dsp_data[15:12] ;end
				 4'd5: begin sel<=8'b1101_1111;bcd<=dsp_data[11:8] ;end
				 4'd6: begin sel<=8'b1011_1111;bcd<=dsp_data[7:4] ;end
				 4'd7: begin sel<=8'b0111_1111;bcd<=dsp_data[3:0] ;end
		 default:sel<=8'b1111_1111;
	    endcase
	 end 
  end
end 
always @(posedge clk or negedge rst)begin
	if(!rst)
		seg<=DIGOFF;
  else begin 
		case(bcd)
			4'd0: seg<=DIGIT0;
			4'd1: seg<=DIGIT1;
			4'd2: seg<=DIGIT2;
			4'd3: seg<=DIGIT3;
			4'd4: seg<=DIGIT4;
			4'd5: seg<=DIGIT5;
			4'd6: seg<=DIGIT6;
			4'd7: seg<=DIGIT7;
			4'd8: seg<=DIGIT8;
			4'd9: seg<=DIGIT9;
			4'ha: seg<=DIGOFF;
			4'hb: seg<=DIGITX;
		default: seg<=DIGOFF;
	endcase
  end 
end 
endmodule

5.引脚约束

 声明：本代码有参考网上的资料，如有侵权请联系作者删除，此外作者水平有限，如果错误请联系作责纠正

吸纹鸽
关注
2025年4月蓝桥杯练习
binboming的博客
11-29 879
【代码】2025年4月蓝桥杯练习。
蓝桥杯FPGA赛道第三次模拟题代码
weixin_69804913的博客
04-04 992
声明： 本代码借鉴网络资料，如有侵权请联系作者删除，如有错误请在评论区或者私信作者纠正。
蓝桥杯FPGA赛道积分赛
最新发布
weixin_69804913的博客
05-08 662
代码如下： 按键驱动 代码如下 按键驱动 代码如下： 顶层文件 按键驱动 数码管驱动 声明：本代码借鉴网络资料，如有侵权和错误请联系作者删除。我是从寒假开始备赛的，由于我基础不行，备赛过程中也是混混呃呃的，备赛效率不高，总体来说备赛不认真，有点拖拉，但是最后我也坚持备赛到了今天，在备赛过程中，即复习了旧的东西，也学到了新的东西，总结起来还是有点收获的，后天北京、天津、河北地区就要进行省赛了，我会全力以赴，不管结果怎么样，尽力就好，最后祝大家都能
蓝桥杯嵌入式模拟赛（二）
2301_78114356的博客
02-14 795
参考产品手册配置PC8到PC15为LED并将引脚电平拉高。
第十五届蓝桥杯模拟赛（第三期）
晴天学长
03-10 1795
答案：6答案：4186答案：5503答案： 344答案：171248无答案：问题描述对于一个字符矩阵，其中的一些字符构成字母 Y 是指存在一个中间字符，从这个中间字符向下、向左上（45度）、向右上（45度）的字符都与中间的字符相同。字母 Y 的长度指同时向 3 个方向的相同字母延伸的最大距离。例如，下图中所有的 1 组成一个字母 Y，长度为 3。又如，下图中以第 5 行第 6 列为中心也构成一个字母 Y （由字符 A 构成），长度为 1。
蓝桥杯嵌入式第十一届真题及解析
m0_74676415的博客
04-10 1531
在讲解第十一届的题目之前，强烈建议去看我的，涵盖了各个模块的初始化以及基础配置，相关的思路则在我这一篇，如有某个模块不熟悉，请前往查看。老规矩，这题的难点是根据模拟电压输入的情况来进行计时，废话不多说，直接开始讲解。
2023FPGA国赛能力测试题
04-30
### 2023FPGA国赛能力测试题解析 #### 一、电梯控制电路设计 **背景介绍：** 在2023年的全国FPGA大赛中，参赛者需要完成的一项任务是设计一个电梯控制电路。该电路的目标是实现一个能够根据用户指令自动运行的电梯...
【深入浅出EDA赛道】：蓝桥杯国赛真题解题思路与策略的全面解读
本文对蓝桥杯全国大学生电子设计竞赛（EDA赛道）进行了全面概述，详细分析了各类题目的特点和考核要点，并提出了相应的解题思路与策略。通过真题案例的深入分析，本文揭示了在EDA赛道中取胜的关键技术点和实践技巧。...
【EDA赛道国赛高效学习法】：揭秘提升解题能力和速度的秘诀
[【EDA赛道国赛高效学习法】：揭秘提升解题能力和速度的秘诀](https://images.theengineeringprojects.com/image/webp/2019/08/what-is-ohm-law-2.jpg.webp?ssl=1) # 摘要 本文系统性地介绍了电子设计自动化（EDA）...
【EDA赛道国赛工具使用技巧】：高效工具利用提升解题效率的关键
随着集成电路设计复杂性的增加，EDA（电子设计自动化）工具在现代电子工程领域扮演了至关重要的角色。本文首先对EDA工具的理论基础和应用场景进行了综述，涵盖了EDA工具的定义、分类、设计流程中的作用以及在国家...
fpga设计大赛题目
03-16
这是一个关于fpga设计大赛题目 不错 值得初学者学习过程中进行参考
蓝桥杯嵌入式第十届省赛真题
qq_51663309的博客
11-24 1万+
https://pan.baidu.com/s/1q2MypmcIN25I3ANcP2lJhg
2024年蓝桥杯嵌入式经验分享(附往届真题和蓝桥杯自己整理的嵌入式资料)
热门推荐
clanned16的博客
02-08 2万+
蓝桥杯嵌入式组比赛主要考察的是STM32相关的编程知识，涉及选择题的电子学科基础知识和编程大题实机操作。与蓝桥杯的其他纯软件组（如C、Java等）不同，嵌入式组更偏向硬件，要求参赛者具备模拟/数字电子技术基础、ARM Cortex M4硬件资源和软件编程与调试等知识。在比赛中，选手可以选择使用组委会下发至赛点的嵌入式竞赛平台新版本（STM32G431RBT6微控制器）或自带嵌入式竞赛平台旧版本（STM32F103RBT6微控制器）参加比赛。
FPGA 考试题目
qq_42468502的博客
07-05 4242
一、读程题.以下是一段4位计数器的yerilog程序,试填空使程序完整.(10分) module count4(out,reset,clk); output[3:0]out; input reset,clk; reg [3:0]out; always@(posedgeclk) begin if(reset) out=4'b0000:/复位 else out= out + 1'b1;/计数 end endmodule 二、编程题.有一个2路数据比较器,输入A、B(位宽为2),
第十三届 蓝桥杯 嵌入式设计与开发项目 决赛
z945738307的博客
06-18 2336
蓝桥杯 决赛
第十五届蓝桥杯模拟赛第一期
weixin_72949619的博客
01-02 1617
小蓝有 30 个数，分别为：99, 22, 51, 63, 72, 61, 20, 88, 40, 21, 63, 30, 11, 18, 99, 12, 93, 16, 7, 53, 64, 9, 28, 84, 34, 96, 52, 82, 51, 77。滑行的位置一次为 (2, 1), (2, 2), (2, 3), (3, 3), (3, 2), (4, 2), (4, 3)。输入第一行包含一个整数 w，表示给定的天是一周中的哪天，w 为 1 到 6 分别表示周一到周六，w 为 7 表示周日。
第十六届“蓝桥杯”全国软件和信息技术专业人才大赛简介及资料大全
RS_handy的博客
12-25 1万+
竞赛注重提高大学生基础算法基线水平（和leetcode 类似），相比ACM，蓝桥杯的题目往往更接近企业面试题，如果没有机会或不想花太多时间深入算法，可以以蓝桥杯的奖项作为学习算法的动力源之一。速度快且准确，几乎不用调试。C/C++语言精通，例如参加C/C++组竞赛，要精通STL的vector、sort、set、map、queue、stack、next_permutation等。虽然有的人做题少却比做题多的人更厉害，但是普遍情况是做题越多越厉害，没有做题量，前面说的编码能力、逻辑思维、算法知识都是空谈。
学习FPGA（一）给定时间的计时
2203_75285955的博客
01-24 1218
闲来无事，为2025年蓝桥杯第一次的FPGA赛程做准备，也为挤身成为FPGA工程师做准备。这次的学习例程是：时钟、开关控制动态数码管，使之完成计时工作。
蓝桥杯fpga模拟题
04-11
<think>好的，用户需要查找与蓝桥杯竞赛相关的FPGA模拟题或练习题以及题目解析。首先，我需要回顾用户提供的引用内容，看看是否有相关信息。引用[1]提到了蓝桥杯EDA组十三届省赛真题，虽然用户问的是FPGA，但EDA和FPGA在电子设计竞赛中可能有相关性。引用[3]提到了蓝桥杯比赛的备考指南，包括图论和算法，但未直接涉及FPGA。其他引用如[2]和[4]是关于化工自动化和起重机械的，似乎不相关。 接下来，我需要确认蓝桥杯是否有专门的FPGA组别。根据公开资料，蓝桥杯确实有EDA设计与开发组，可能涉及FPGA开发，尤其是在数字电路设计方面。因此，用户需要的FPGA练习题可能属于EDA组的一部分。 然后，我应该检查用户提供的引用中的项目地址，引用[1]的项目地址是gitcode上的开源工具包，可能包含相关真题。用户可能需要访问该链接获取具体的FPGA题目。此外，建议用户参考官方资源，如蓝桥杯官网或合作平台，因为历年真题通常会在这些地方发布。 另外，考虑到FPGA设计通常涉及硬件描述语言（如Verilog或VHDL），练习题可能包括数字电路设计、状态机实现、时序分析等。题目解析部分需要结合具体题目，分析设计思路和实现方法。 用户可能需要更多的资源，比如在线编程平台或技术社区，寻找FPGA相关的练习。例如，GitHub、优快云或电子技术论坛可能有往届参赛者分享的经验和题目解析。同时，推荐FPGA开发板的学习资料，如Xilinx或Altera的官方教程，这些内容有助于巩固基础知识。 最后，需要确保回答中的建议符合用户的需求，即直接相关的模拟题和解析，并引导用户到正确的资源获取处。同时，生成的相关问题应围绕如何获取资源、备考方法以及FPGA设计的关键知识点展开。</think>### 蓝桥杯 FPGA 相关资源与解析 根据蓝桥杯竞赛的 EDA 组真题和 FPGA 设计特点，以下是相关资源整理和分析： #### 1. **官方真题与模拟题** 蓝桥杯 EDA 组竞赛题目通常包含 FPGA 开发相关内容，例如： - **数字电路设计**：如使用 Verilog 实现计数器、状态机、数据采集系统等[^1]。 - **时序逻辑与组合逻辑**：涉及分频器设计、按键消抖、数码管动态扫描等基础模块。 - **通信协议实现**：如 UART、SPI、I²C 等接口的 FPGA 实现。 **获取途径**： - **官方资源库**：引用[1]中的项目地址（`https://gitcode.com/open-source-toolkit/a27af`）可能包含历届真题和参考设计。 - **合作平台**：蓝桥杯官网或合作教育平台（如立创EDA）会发布往届赛题和解析。 #### 2. **FPGA 练习题示例与解析 **题目示例**： 设计一个 4 位二进制计数器，要求： - 时钟频率为 50MHz； - 通过按键复位； - 输出通过 LED 显示。 **Verilog 实现**： ```verilog module counter( input clk, input rst, output reg [3:0] led ); always @(posedge clk or posedge rst) begin if (rst) led <= 4'b0000; else led <= led + 1; end endmodule ``` **解析**： - 使用时钟上升沿触发计数器递增。 - 复位信号高电平时，计数器归零。 - 频率较高时需注意按键消抖（可添加去抖动模块）[^3]。 #### 3. **关键知识点与备考建议** - **数字电路基础**：掌握组合逻辑（如译码器、编码器）和时序逻辑（如触发器、计数器）设计。 - **FPGA 开发流程**： ```mermaid graph LR A(需求分析) --> B(Verilog 编码) B --> C(仿真测试) C --> D(综合与布局布线) D --> E(下载到 FPGA 验证) ``` - **工具链熟悉**：如 Quartus Prime、Vivado 或国产工具（符合蓝桥杯 EDA 组要求）[^1]。 #### 4. **扩展学习资源** - **开源项目参考**：GitHub 搜索“蓝桥杯 FPGA”可找到往届选手的代码仓库。 - **技术社区**：电子发烧友论坛、优快云 博客中有详细题目解析和调试技巧。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值